鄧仰東

鄧仰東，男，清華大學副教授。卡內基·梅隆大學電子與計算機工程系博士（2006年）。現任教於清華大學軟體工程學院，擔任清華大學微電子學研究所副研究員、 NVIDIA合作教授。曾獲清華大學鄧鋒基金、清華大學挑戰杯優秀指導教師獎、清華大學骨幹人才基金。

基本介紹

• 中文名：鄧仰東
• 國籍：中國
• 職業：清華大學副教授
• 畢業院校：卡內基·梅隆大學（2006）清華大學電子工程系（1998）
• 主要成就：NVIDIA合作教授獎、NEC項目技術成就獎、清華大學鄧鋒基金

教育背景

2006年，獲得卡內基·梅隆大學(Carnegie Mellon University)電子與計算機工程系博士學位。

1998年，獲得清華大學電子工程系工學碩士學位。

1995年，獲得清華大學電子工程系工學學士學位。

工作履歷

2004年5月– 2006年3月，高級軟體工程師Incentia Design Automation。

2006年3月 – 2008年3月，軟體架構師Magma Design Automation(Synopsys)。

2008年3月–今，副研究員清華大學微電子學研究所。

學術兼職

2010年 –今,NVIDIA合作教授。

2012年,VLSI Design Journal特邀主編Jan.

2009年—2013年,Technical program committeeIEEE Computer Society Annual Symposium onVLSI.

2013年,HPC China.

2012年,ASP-DAC.

2010年,ACM International Workshop on Timing Issues in the Specification andSynthesis of Digital Systems.

2010年,IEEE/ACM Great Lakes Symposium on VLSI.

2009年—2013年CUDA校園編程競賽評審。

研究領域

高性能計算機體系結構, 電子設計自動化和嵌入式系統。

研究概況

2012至今，軌道車輛嵌入式網路通信設備硬體子課題清華大學與北車集團聯合科研項目。

2012年–2016年，基於光線追蹤機制的三維集成圖形處理器體系結構研究中國國家自然科學基金。

2012年–2015年，三維集成光線追蹤圖形處理器體系結構研究清華大學自主科研計畫。

2012年-2013年，基於現代圖形處理器的超大規模並行邏輯仿真Intel國際合作。

2010年-2011年，基於仿真的開源片上平台建模環境Intel國際合作。

2009年-2010年，基於仿真的開源片上平台建模環境Intel國際合作。

所獲榮譽

2013年度國際計算機設計會議(International Conference on Computer Design）最佳論文獎。

2009年，獲得NVIDIA合作教授獎。

2010年，獲得清華大學挑戰杯優秀指導教師獎。

2008年，獲得清華大學骨幹人才基金。

2008年，獲得清華大學鄧鋒基金。

2006年，獲得NEC項目技術成就獎, Magma Design Automation。

學術成果

代表性學術著作

專著

1.Y. Deng, X. Xie, and S. Wei，“Designing ARM based System-on-Chip”, Elsevier Publishing Company, 即將出版.

2.Y. Deng, H. Chen, and Y. Liu, “Parallel Programming for Many-Core Processors,” Higher Education Publishing House, 2014.

3.Y. Deng and W. Maly, “3-D VLSI – A 2.5-D Integration Scheme,” Springer Verlag/Tsinghua University Publishing House, 2010.

4.Z. Wang and Y. Deng, “Structural VLSI Design and High Level Synthesis,” Tsinghua Publishing House, 1998. (清華大學積體電路設計課程教材)

特邀綜述論文

1.Y.DengandS. Mu, “A Survey on GPU Based Electronic Design Automation Computing,” Invited Paper, Foundation and Trends in Electronics Design Automation, Now Publishers, 2013, (單行本綜述論文，180頁).

2.Y. Deng, D. Wang, and Y. Zhu, “Asynchronous Parallel Logic Simulation on Modern Graphics Processors,” Why Scientists and Engineers Need GPUs, Springer, 2012.

3.Y. Deng, “Hardware/Software Co-Design for System-on-Chips,” Communications of China Computer Federation, Feb. 2012.

4.Y. Deng, "GPU Accelerated VLSI Design Verification," Invited paper, First International Workshop on Frontier of GPU Computing, Jun. 2010.

代表性會議論文 (2008以後)

1.T. Wang and Y. Deng, “Mining Effective Parallelism from Hidden Coherence for GPU Based Path Tracing,” SIGGRAPH Asia, 2013.

2.K. Fang, Y. Ni, J. He, Z. Li, S. Mu, and Y. Deng, “FastLane: An FPGA Accelerated GPU Microarchitecture Simulator,” IEEE International Conference on Computer Design, 2013. (最佳論文獎)

3.H. Qian and Y. Deng, “Accelerating RTL Simulation with GPUs,” IEEE/ACM International Conference on Computer-Aided Design, Nov. 2011.

4.Y. Zhu, Y. Deng, and Y. Chen, “Hermes: An Integrated CPU/GPU Microarchitecture for IP Routing,” Design Automation Conference, 2011.

5.S. Mu, C. Wang, M. Liu, D. Li, M. Zhu, X. Chen, X. Xie, and Y. Deng, “Evaluating the Potential of Graphics Processors for High Performance Embedded Computing,” Design Automation and Test Europe, 2011.

6.K. Kang, and Y. Deng, “Scalable Packet Classification via GPU Meta-programming,” Design Automation and Test Europe, Apr. 2011.

7.J. Zhao, X. Zhang, X. Wang, Y. Deng, and X. Fu, “Exploiting Graphics Processors for High-performance IP Lookup in Software Routers,” INFOCOM, 2011.

8.B. Wang, Y. Zhu, and Y. Deng, “Distributed Time, Conservative Parallel Logic Simulation on GPUs,” Design Automation Conference, Jun. 2010.

9.J. Xue, X. Jiao, Y. Deng, H. Qian, D. Zeng, G. Li, and Z. Yu, "Massively Parallel Finite Element Simulator for Full-Chip STI Stress Analysis," First International Workshop on Frontier of GPU Computing, Jun. 2010.

10.S. Mu, J. Lu, N. Zhang, X. Zhang, Y. Deng, and S. Zhang, “IP Routing Processing with GraphicProcessors,” Design Automation and Test Europe, Apr. 2010.

11.Y. Deng, B. Wang, and S. Mu, “Taming Irregular EDA Applications on GPUs,” IEEE/ACM International Conference on Computer-Aided Design, Nov. 2009.

12.J. Xue, L. Yang, Y. Deng, Z. Ye, and Z. Yu, "Layout-Dependent STI Stress Analysis and Stress-Aware RF/Analog Circuit Design Optimization," IEEE/ACM International Conference on Computer-Aided Design, Nov. 2009.

代表性期刊論文

1.S. Mu, Y. Deng, et. al. “Orchestrating Cache Management and Memory Scheduling for GPGPU Applications”, IEEE Transaction on Very Large Scale Integration, accepted.

2.S. Mu, Y. Deng, et. al. “Exploiting the Task-Pipelined Parallelism of Stream Programs on Many-Core GPUs” IEICE Transaction on Information and System, accepted.

3.H. Qian, Y. Deng, B. Wang, and S. Mu, “Towards Accelerating Irregular EDA Applications with GPUs,” Integration, the VLSI Journal, 2012.

4.J. Xue, Y. Deng, Z. Ye,et al. “A Framework for Layout-Dependent STI Stress Analysis and Stress-Aware Circuit Optimization,” IEEE Transaction on Very Large Scale Integration, Mar. 2012.

5.G. Sun, S. Xu, X. Wang, D. Wang, E. Tang. Y. Deng, and S. Chen, “A High-Throughput, High-Accuracy System-Level Simulation Framework for System-on-Chips,” VLSI Design Journal, Jan. 2012.

6.Y. Zhu, B. Wang, and Y. Deng, “Massively Parallel Logic Simulation with GPUs,” ACM Transaction on Design Automation of Electronics Systems, Vol.16, No.3, June, 2011.

7.X. Chen, Y. Deng, X. Chen, X. Li, and J. Tian, “GPU Based High Speed FIR Digital Filtering,” Journal on Computer Aided Design and Graphics, Sep. 2010.

8.J. Xue, T. Li, Y. Deng, and Z. Yu, “Full-Chip Leakage Verification for 65nm CMOS Node and Beyond,” Integration, the VLSI Journal, Sep., 2010.

9.Y. Deng and P. Li, “Temperature-Aware Floorplanning of 3-D ICs Considering Thermal Dependent Leakage Power,” Journal of Low Power Electronics, Aug. 2006.

10.Y. Deng and W. Maly, “2.5-Dimensional VLSI System Integration,” IEEE Transaction on Very Large Scale Integration, Aug., 2005.