遷移率增強技術

增強載流子遷移率技術是從根本上來提高半導體的性能，因此它不僅對於短溝道FET具有重要的意義，而且對於通常的器件也同樣具有重要的價值。

IC的發展方向

現在微電子技術的進步，在很大程度上就是在不斷努力地縮短場效應器件的溝道長度，這主要是通過改善微電子工藝技術、提高加工水平來實現的。儘管現在溝道長度已經可以縮短到深亞微米、乃至於納米尺寸了，但是要想再繼續不斷縮短溝道長度的話，將會受到若干因素的限制，這一方面是由於加工工藝能力的問題，另一方面是由於器件物理效應（例如短溝道效應、DIBL效應、熱電子等）的問題。因此，在進一步發展微電子技術過程中，就必須採用新的材料、開發新的工藝和構建新的器件結構，才能突破這些限制。

在新的材料和工藝技術方面已經提出了多種改進方案，比較受到重視的有如高介電常數（高K）材料和Cu互連技術。高K材料可緩解薄柵氧化引起的問題；Cu互連可縮短引線帶來的信號延遲問題。但是所有這些新的技術改進措施都是不得已而為之的，並不是從半導體材料和器件結構本身來考慮的。

顯然，為了適應器件和電路性能的提高，最好的辦法是另闢途徑，考慮如何進一步發揮半導體材料和器件結構的潛力，並從而採用其他更有效的技術措施。現在已經充分認識到的一種有效的技術措施就是著眼於半導體載流子遷移率的提高（增強）。

重要性

提高載流子遷移率的重要性

遷移率（μ）是標誌載流子在電場作用下運動快慢的一個重要物理量，它的大小直接影響到半導體器件和電路的工作頻率與速度。

對於雙極型電晶體而言，高的載流子遷移率可以縮短載流子渡越基區的時間，使特徵頻率（fT）提高，能夠很好的改善器件的頻率、速度和噪音等性能。對於場效應電晶體而言，提高載流子遷移率則具有更加重要的意義。

因為MOSFET的最大輸出電流——飽和漏極電流Ids可表示為：Ids = (WμCox/2L) (Vgs－Vt)2。

可見，在場效應電晶體中，增強溝道中載流子的遷移率μ與縮短溝道長度L具有同樣的效果，都可以大大提高器件的驅動電流，從而可提高器件的工作速度。

而對於提高大規模積體電路的速度而言，增強載流子遷移率的措施往往是一種必不可少的手段。因為信號在積體電路中傳輸的延遲時間是與信號的邏輯電壓擺幅Vm和載流子遷移率μ成反比的，而邏輯門開關工作所耗散的能量（即開關能量——對電容充放電的能量）與Vm的平方成正比。這就表明，減簡訊號傳輸的延遲時間和降低開關能量，在對邏輯電壓擺幅的要求上是矛盾的。因此，為了保證積體電路能夠穩定地工作，不致因發熱而受到影響，就應當適當地降低邏輯電壓擺幅；但與此同時，為了保證積體電路又具有較高的工作速度，那就只有提高載流子的遷移率來減簡訊號傳輸的延遲時間了。所以，超高速場效應邏輯VLSI必須要具有較高的載流子遷移率才能得以實現。

實際上，對於溝道長度縮小到65nm數量級的VLSI而言，電路的功耗就已經成為了一個限制其性能的重要因素。為此所採取的各種新型器件結構、新型材料和新型工藝技術，多數情況下都是為了增強載流子的遷移率，降低邏輯電壓擺幅，以避免功耗的這種限制。

對於ULSI的基本器件——CMOS而言，增強載流子的遷移率，特別是提高空穴的遷移率具有更加重要的意義。由於Si中空穴的遷移率比電子的約小2.5倍，所以就造成Si-CMOS技術中產生出兩大問題：一是在設計CMOS時，為了保證通過PMOSFET和NMOSFET電流的一致性，就必須把PMOSFET的柵極寬度增大2.5倍，這就必將導致晶片面積增大；二是Si-CMOS器件及其電路的最高工作頻率和速度將要受到其中PMOSFET性能的限制。因此，在發展射頻CMOS積體電路和特大規模CMOS積體電路中，設法提高半導體中空穴的遷移率是微電子研究領域中的一項前沿性課題。

遷移率技術

增強遷移率的技術

現在增強載流子遷移率的措施主要是採用應變Si技術。即是通過在半導體中引入應變來改變能帶結構，減小有效質量和降低散射幾率，使得載流子遷移率得以提高。另外，就是採用HOT技術（混合晶向襯底技術），即在同一個襯底片上分布有(100)和(110)這兩種晶向，在(100)上製作n-MOSFET，而在(110)上製作p-MOSFET，這樣可使CMOS的速度大大提高。

增強載流子遷移率技術是從根本上來提高半導體的性能，因此它不僅對於短溝道FET具有重要的意義，而且對於通常的器件也同樣具有重要的價值。總之，增強載流子遷移率對於進一步提高微電子器件和電路的性能是非常重要而甚至是必須的。所以，可以說，增強載流子遷移率是新一代微電子器件和電路發展的一個重要方向。