《通信積體電路設計與套用》是2020年電子工業出版社出版的圖書。
基本介紹
- 中文名：通信積體電路設計與套用
- 作者：編者:李斌//廖春連//張勇//楊振學|責編:竺南直
- 出版社：電子工業出版社
- 出版時間：2020年
- 開本：128 開
- ISBN：9787121400483
內容簡介,作者簡介,目錄,
內容簡介
通信積體電路是指通信領域常用的數字電路和模擬射頻電路。本書系統地介紹了這兩類積體電路的設計、驗證和物理實現。全書共9章，首先簡要介紹通信系統和積體電路的一些基本知識，然後詳細介紹硬體描述語言、驗證方法、基帶信號處理的關鍵技術、數字電路邏輯和物理設計等，接下來介紹CMOS射頻積體電路設計和功放收發電路設計，*後介紹積體電路封裝集成中的基本概念和先進技術。
本書可作為積體電路設計和測試等相關專業本科生和研究生的教材或參考書籍，也可作為剛從事相關設計工作的工程技術人員的參考書。
作者簡介
李斌，通信與電子工程專業碩士，中國電子科技集團公司第五十四研究所副總工程師、研究員級高級工程師。多年來致力於通信領域積體電路設計研發工作，先後主持了科技部、工信部等部委數十項重點課題的研發工作，研發成果多次獲得中國電子科技集團公司嘉獎。
目錄
第 1章 通信積體電路引論 1
1.1 通信系統簡介 1
1.1.1 通信系統的定義 1
1.1.2 通信系統的分類 2
1.1.3 通信系統的現狀與發展 3
1.2 積體電路簡介 5
1.2.1 積體電路的發展歷程 5
1.2.2 積體電路的分類 7
1.3 通信積體電路簡介 8
參考文獻 11
第 2章 數字電路邏輯設計 12
2.1 硬體描述語言 12
2.1.1 Verilog語言 12
2.1.2 VHDL語言 15
2.2 HDL的可綜合建模 17
2.2.1 Verilog的可綜合語法 17
2.2.2 VHDL的可綜合語法 22
2.3 VHDL編碼規範 27
2.3.1 命名規則 27
2.3.2 代碼模組劃分 31
2.3.3 編碼風格 32
2.4 Verilog編碼規範 34
2.4.1 編碼通用要求 34
2.4.2 命名規則 35
2.4.3 代碼格式規範 39
2.5 檔案的命名與管理 42
2.5.1 檔案命名 42
2.5.2 版本管理 43
2.6 IP復用 46
2.6.1 IP開發 46
2.6.2 IP驗證 48
2.7 功能驗證 50
2.7.1 功能仿真 50
2.7.2 原型驗證 51
參考文獻 53
第3章 先進的驗證方法 54
3.1 SystemVerilog的基本語法 54
3.1.1 數據類型 54
3.1.2 數組 57
3.1.3 過程語句 59
3.2 接口和類 65
3.2.1 接口 65
3.2.2 類 71
3.3 隨機化 81
3.4 覆蓋率 89
3.5 UVM簡介 99
參考文獻 110
第4章 通信基帶信號處理 111
4.1 信道編解碼 112
4.1.1 RS編解碼 112
4.1.2 卷積碼與維特比解碼 119
4.2 擴頻 125
4.2.1 擴頻原理 126
4.2.2 擴頻通信解擴 127
4.3 數字調製 130
4.3.1 正交相移鍵控 130
4.3.2 正交振幅調製 133
4.4 數字變頻 136
4.4.1 採樣定理 136
4.4.2 數字變頻 137
4.5 快速傅立葉變換 140
4.5.1 蝶形運算單元實現 140
4.5.2 原位定址FFT算法流圖 143
4.6 同步 144
4.6.1 載波同步 144
4.6.2 幀同步 151
4.7 信道估計 156
4.7.1 導頻的插入 156
4.7.2 信道估計算法 158
4.7.3 插值算法 159
參考文獻 161
第5章 基帶信號處理的邏輯設計 162
5.1 通信基帶模組邏輯設計 162
5.1.1 信道編解碼電路設計 162
5.1.2 擴頻解擴電路 168
5.1.3 星座調製解調 170
5.1.4 數字上下變頻 173
5.1.5 FFT/IFFT模組 178
5.1.6 同步電路 179
5.1.7 信道估計電路 183
5.2 通信電路設計技巧 196
5.2.1 同步電路與異步電路 196
5.2.2 狀態機的實現方式 203
5.2.3 複製電路，減少扇出，提高設計速度 208
5.2.4 流水線技術 211
5.2.5 暫存輸入和暫存輸出 214
參考文獻 216
第6章 數字通信電路的物理實現技術 217
6.1 邏輯綜合與最佳化 217
6.1.1 邏輯綜合概述 217
6.1.2 資料庫準備 220
6.1.3 環境設定和約束設定 221
6.1.4 設計最佳化 226
6.1.5 綜合結果分析 227
6.2 靜態時序分析 229
6.2.1 時序路徑 229
6.2.2 延遲計算 231
6.3 等效性檢查 234
6.3.1 等效性檢查的基本原理 235
6.3.2 等效性檢查的基本流程 235
6.4 門級仿真 237
6.5 物理版圖設計 240
6.5.1 布局規劃 242
6.5.2 電壓降 248
6.5.3 電遷移 250
6.5.4 時鐘樹設計 252
6.6 低功耗設計 253
6.7 可測試性設計 256
6.7.1 可測試性設計的基本原理 256
6.7.2 故障模型 257
6.7.3 可測試性設計方法 260
6.7.4 可測試性設計過程 263
6.7.5 自動測試設備對晶片的測試 273
參考文獻 275
第7章 CMOS射頻積體電路設計 276
7.1 低噪聲放大器 276
7.1.1 噪聲分析 276
7.1.2 主要性能指標 281
7.1.3 低噪聲放大器的拓撲結構 285
7.2 混頻器 288
7.2.1 混頻器技術指標 290
7.2.2 混頻器的分類與結構 298
7.3 濾波器 302
7.3.1 濾波器的作用 302
7.3.2 濾波器的選擇回響函式 303
7.3.3 濾波器的主要性能參數 315
7.4 數字輔助技術 319
7.4.1 數字自動增益控制 320
7.4.2 直流失配補償 327
7.4.3 I/Q匹配 330
7.5 數模/模數轉換器 332
7.5.1 數模轉換器 332
7.5.2 模數轉換器 338
7.5.3 模數轉換器實現方法 345
參考文獻 353
第8章 功率放大器電路設計 355
8.1 功率放大器概述 355
8.1.1 工藝材料概述 355
8.1.2 功率放大器的作用 357
8.2 功率放大器的種類 358
8.2.1 線性放大器 358
8.2.2 非線性放大器 368
8.3 功率放大器設計技術 373
8.3.1 功率提高技術 373
8.3.2 頻寬擴展技術 378
8.3.3 線性化技術 382
8.3.4 包絡分離與跟蹤 387
8.3.5 LINC技術 389
8.4 主要指標 391
8.4.1 輸出功率和增益 391
8.4.2 功率放大器效率和功率附加效率 392
8.4.3 線性度 393
8.5 化合物功率放大器設計 398
8.5.1 化合物功率放大器設計基本流程 398
8.5.2 阻抗匹配的確定 399
8.5.3 功率放大器電路設計 400
8.6 CMOS功率放大器設計 405
8.6.1 CMOS工藝的特點 405
8.6.2 CMOS功率放大器的設計方法 408
參考文獻 419
第9章 通信積體電路的封裝與集成 420
9.1 封裝形式 420
9.2 封裝技術 422
9.2.1 引線鍵合 423
9.2.2 倒裝晶片 425
9.2.3 晶圓級封裝 429
9.2.4 矽通孔技術 432
9.3 系統級封裝 437
9.3.1 系統級封裝技術簡介 437
9.3.2 系統級封裝的主要優點 439
9.3.3 3D-SiP封裝 439
9.3.4 系統級封裝的主要套用 442
