計算機組織與體系結構——性能設計（第六版）

計算機組織與體系結構——性能設計作者是STALLING。W，此人是著名的計算機專家和教材作家，主要研究領域是計算機體系結構和作業系統。

基本介紹

• 中文名：計算機組織與體系結構——性能設計（第六版）
• 作者：張昆藏譯
• ISBN：9787302099130
• 裝幀：平裝

基本信息

ISBN：9787302099130

定價：66元
印次：1-2
裝幀：平裝
印刷日期：2005-9-28

前言

Stallings, W. 是一位非常著名的計算機科學教授和教材作家，主要研究領域是計算機體系結構和作業系統。他所著的《計算機組織與體系結構》一書暢銷歐美，經久不衰。在美國，該書是深受歡迎的大學教材，其第4版曾獲“全美優秀計算機圖書”1996年度獎。

清華大學出版社於1997年發行了此書第4版的影印本，於1999年出版了第4版的中文譯本。當時參加翻譯工作的有三位同志：上海交通大學經致遠博士負責序言和第1章至第3章；上海工程技術大學施一萍副教授負責第4章至第7章和附錄；青島大學信息工程學院張昆藏教授負責第8章至第16章和全書的統稿。

Stallings, W. 在徵求多名此領域專家、教授對第4版審閱意見的基礎上，於2000年推出此書的第5版。第5版內容更加精練，尤其包括了IA64新體系結構和SMP、機群系統、NUMA系統這些最新技術。

Stallings, W. 於2003年又推出此書的第6版。新版本做了許多重大修訂，使之更加符合IEEE/ACM Computer Curricula 2001這個新世紀第一個計算機課程教學大綱對計算機體系結構課程的教學要求。例如，刪掉了前兩版敘述相當完整的SCSI並行接口標準，增添了最新研發的接口標準InfiniBand。尤其是，第6版以一章的篇幅詳細介紹了新型的IA64體系結構和Itanium處理器。此外，新版本更加重視cache存儲器對計算機系統性能的影響，將它從內部存儲器一章分離出來獨立構成一章，敘述更加完整和詳盡。修訂工作還包括，擴充並修改了光存儲器和高級DRAM體系結構。

本書第6版仍由張昆藏教授主持翻譯，張公敬老師與楊厚俊老師也參加了翻譯工作。在歷經半年的翻譯過程中，除翻譯新增內容之外，還在第5版譯本的基礎上對全書進行了仔細的修改、校訂，不再存在過去由多人翻譯造成的術語用詞不盡一致的問題，力求以流暢的中文準確地表達原著的內容和風格。

本書的主譯者曾用此書（第4版）原著影印本作為教材來講授計算機系統結構課程。本書的組織結構合理，從最簡單的基本概念開始，很快進入到對此領域最新技術的介紹。本書有如下三個特點：一是結構清晰，逐步深入，系統性強；二是始終追蹤最新技術進展，內容新穎，學術水平高；三是全書主要以Pentium 4作為CISC處理器典型產品實例，以PowerPC作為RISC處理器典型產品實例來進行講述。

總之，該書確實是一本反映了當代計算機系統結構主流技術和最新成就的優秀教材和專業參考書。此外，本書各章都附有推薦的參考文獻、關鍵字、思考題和習題，作者還為此書建立了Web站點，教師手冊推薦了課程課題，並免費提供了SimpleScalar和SMPCache軟體包。這一切，無疑是對教學工作的有力支持。作者建議，此書作為教材可在一或兩個學期（半學年）講授完畢，教師可根據專業教學大綱的要求自行確定。譯者建議，對於我國高校的計算機科學與技術專業，此書的第1章至第13章可作為計算機組成原理課程的教材，第14章至第18章可作為計算機系統結構課程的教材。譯者認為，第18章並行處理的組織內容略顯單薄，相信作者會在以後的新版本中予以增強。目前，計算機系統結構課程的任課教師可補充一些材料使之更為充實。

本書將計算機組織和計算機體系結構緊密關聯，深入討論它們的基本原理，並將它們套用到當代計算機系統性能設計中。對於以工作站或PC為工作環境的廣大用戶來說，閱讀此書能收到立竿見影的效果；對於從事計算機研究與開發的技術人員來說，此書是一本具有指導意義的參考讀物。

目錄

第一部分概述

第1章導論2

1.1計算機組織與體系結構2

1.2結構和功能3

1.2.1功能3

1.2.2結構5

1.3為何要學習計算機組織和體系結構8

1.4本書概要9

1.5網際網路和Web資源9

第2章計算機的演變和性能11

2.1計算機簡史11

2.1.1第一代：真空管11

2.1.2第二代：電晶體18

2.1.3第三代：積體電路20

2.1.4後續的幾代25

2.2性能設計28

2.2.1微處理器的速度28

2.2.2性能平衡29

2.3Pentium和PowerPC的進展31

2.3.1Pentium31

2.3.2PowerPC32

2.4推薦的參考文獻和Web站點33

2.5關鍵字、思考題和習題34

第二部分計算機系統

第3章計算機功能和互連的頂層視圖39

3.1計算機的部件39

3.2計算機功能42

3.2.1取指周期和執行周期42

3.2.2中斷45

3.2.3I/O功能52

3.3互連結構52

3.4匯流排互連54

3.4.1匯流排結構54

3.4.2多匯流排層次結構56

3.4.3匯流排設計要素58

3.5PCI62

3.5.1匯流排結構62

3.5.2PCI命令66

3.5.3數據傳送67

3.5.4仲裁69

3.6推薦的參考文獻和Web站點70

3.7關鍵字、思考題和習題71

附錄3A時序圖74

第4章cache75

4.1計算機存儲系統概述75

4.1.1存儲系統的特性75

4.1.2存儲器分層結構77

4.2cache存儲器原理80

4.3cache的設計要素83

4.3.1cache容量83

4.3.2映射功能83

4.3.3替換算法91

4.3.4寫策略91

4.3.5行的大小92

4.3.6cache數目92

4.4Pentium4和PowerPC的cache組織94

4.4.1Pentium4的cache組織94

4.4.2PowerPC的cache組織96

4.5推薦的參考文獻97

4.6關鍵字、思考題和習題97

附錄4A兩級存儲器的性能特點101

4A.1局部性101

4A.2兩級存儲器的操作104

4A.3性能104

第5章內部存儲器108

5.1半導體主存儲器108

5.1.1組織108

5.1.2DRAM和SRAM108

5.1.3ROM類型111

5.1.4晶片邏輯112

5.1.5晶片封裝113

5.1.6模組組織114

5.2糾錯116

5.3高級DRAM組織121

5.3.1同步DRAM121

5.3.2rambusDRAM123

5.3.3帶cache的DRAM125

5.4推薦的參考文獻和Web站點125

5.5關鍵字、思考題和習題125

第6章外部存儲器128

6.1磁碟128

6.1.1磁讀寫機制128

6.1.2數據組織和格式化129

6.1.3物理特性131

6.1.4磁碟性能參數133

6.2RAID（磁碟冗餘陣列）136

6.2.1RAID0級137

6.2.2RAID1級141

6.2.3RAID2級142

6.2.4RAID3級142

6.2.5RAID4級143

6.2.6RAID5級143

6.2.7RAID6級144

6.3光存儲器144

6.3.1光碟144

6.3.2數字視盤147

6.4磁帶148

6.5推薦的參考文獻和Web站點150

6.6關鍵字、思考題和習題150

第7章輸入輸出154

7.1外部設備155

7.1.1鍵盤/監視器156

7.1.2磁碟驅動器157

7.2I/O模組159

7.2.1模組功能159

7.2.2I/O模組結構161

7.3編程式I/O162

7.3.1概述162

7.3.2I/O命令162

7.3.3I/O指令163

7.4中斷驅動式I/O165

7.4.1中斷處理165

7.4.2設計問題168

7.4.3Intel82C59A中斷控制器169

7.4.4Intel82C55A可程式外部接口170

7.5存儲器直接存取（DMA）172

7.5.1編程式I/O和中斷驅動式I/O的不足172

7.5.2DMA功能172

7.6I/O通道和處理器174

7.6.1I/O功能的演變174

7.6.2I/O通道的特性176

7.7外部接口：FireWire和InfiniBand176

7.7.1接口的類型176

7.7.2點對點和多點配置177

7.7.3FireWire串列匯流排177

7.7.4InfiniBand181

7.8推薦的參考文獻和Web站點184

7.9關鍵字、思考題和習題184

第8章作業系統支持188

8.1作業系統概述188

8.1.1作業系統的目標和功能188

8.1.2作業系統的類型190

8.2調度197

8.2.1長調度198

8.2.2中調度198

8.2.3短調度198

8.3存儲管理202

8.3.1交換202

8.3.2分區203

8.3.3分頁205

8.3.4虛擬存儲器207

8.3.5轉換後援緩衝器209

8.3.6分段211

8.4PentiumⅡ與PowerPC存儲管理212

8.4.1PentiumⅡ的存儲管理硬體212

8.4.2PowerPC存儲管理硬體216

8.5推薦的參考文獻和Web站點219

8.6關鍵字、思考題和習題220

第三部分中央處理器

第9章計算機算術227

9.1算術邏輯單元227

9.2整數表示228

9.2.1符號幅值表示法228

9.2.22的補碼錶示法229

9.2.3不同位長間的轉換231

9.2.4定點表示法233

9.3整數算術233

9.3.1取負233

9.3.2加法和減法234

9.3.3乘法236

9.3.4除法243

9.4浮點表示245

9.4.1原理245

9.4.2二進制浮點表示的IEEE標準248

9.5浮點算術250

9.5.1浮點加法和減法251

9.5.2浮點乘法和除法254

9.5.3浮點運算的精度問題255

9.5.4二進制浮點算術的IEEE標準256

9.6推薦的參考文獻和Web站點258

9.7關鍵字、思考題和習題259

第10章指令集：特徵和功能263

10.1機器指令特徵263

10.1.1機器指令要素263

10.1.2指令表示264

10.1.3指令類型265

10.1.4地址數目266

10.1.5指令集設計268

10.2運算元類型268

10.2.1數值269

10.2.2字元269

10.2.3邏輯數據270

10.3Pentium和PowerPC數據類型270

10.3.1Pentium數據類型270

10.3.2PowerPC數據類型271

10.4操作類型272

10.4.1數據傳送類274

10.4.2算術運算類276

10.4.3邏輯運算類276

10.4.4轉換類278

10.4.5輸入輸出類279

10.4.6系統控制類279

10.4.7控制傳遞類279

10.5Pentium和PowerPC操作類型284

10.5.1Pentium操作類型284

10.5.2PowerPC操作類型291

10.6彙編語言292

10.7推薦的參考文獻294

10.8關鍵字、思考題和習題294

附錄10A堆疊299

10A.1堆疊實現300

10A.2表示式求值301

附錄10B小數在先和大數在先以及位序303

10B.1位元組排序303

10B.2位排序306

第11章指令集：定址方式和指令格式308

11.1定址方式308

11.1.1立即定址310

11.1.2直接定址310

11.1.3間接定址310

11.1.4暫存器定址311

11.1.5暫存器間接定址311

11.1.6偏移定址312

11.1.7堆疊定址313

11.2Pentium和PowerPC定址方式314

11.2.1Pentium定址方式314

11.2.2PowerPC定址方式316

11.3指令格式318

11.3.1指令長度318

11.3.2位的分配319

11.3.3變長指令322

11.4Pentium和PowerPC指令格式325

11.4.1Pentium指令格式325

11.4.2PowerPC指令格式327

11.5推薦的參考文獻328

11.6關鍵字、思考題和習題329

第12章CPU結構和功能332

12.1處理器組織332

12.2暫存器組織334

12.2.1用戶可見暫存器334

12.2.2控制和狀態暫存器335

12.2.3微處理器暫存器組織的例子336

12.3指令周期338

12.3.1間址周期339

12.3.2數據流339

12.4指令流水341

12.4.1流水線策略341

12.4.2流水線的性能345

12.4.3轉移處理347

12.4.4Intel80486的流水線353

12.5Pentium處理器354

12.5.1暫存器組織354

12.5.2MMX暫存器358

12.5.3中斷處理358

12.6PowerPC處理器361

12.6.1暫存器組織361

12.6.2中斷處理364

12.7推薦的參考文獻367

12.8關鍵字、思考題和習題367

第13章精簡指令集計算機370

13.1指令執行特徵371

13.1.1操作372

13.1.2運算元373

13.1.3過程調用373

13.1.4結論374

13.2大暫存器組方案的使用374

13.2.1暫存器視窗375

13.2.2全局變數377

13.2.3大暫存器組與cache的對比377

13.3基於編譯器的暫存器最佳化379

13.4精簡指令集體系結構380

13.4.1CISC的理由380

13.4.2精簡指令集體系結構特徵382

13.4.3CISC與RISC特徵對比384

13.5RISC流水線技術386

13.5.1規整指令的流水線技術386

13.5.2流水線的最佳化387

13.6MIPSR4000389

13.6.1指令集389

13.6.2指令流水線392

13.7SPARC395

13.7.1SPARC暫存器組395

13.7.2指令集397

13.7.3指令格式399

13.8RISC與CISC的爭論400

13.9推薦的參考文獻401

13.10關鍵字、思考題和習題401

第14章指令級並行性和超標量處理器405

14.1概述405

14.1.1超標量與超級流水線406

14.1.2限制407

14.2設計考慮410

14.2.1指令級並行性和機器並行性410

14.2.2指令發射策略410

14.2.3暫存器重命名413

14.2.4機器並行性414

14.2.5轉移預測415

14.2.6超標量執行416

14.2.7超標量實現416

14.3Pentium4417

14.3.1由前端到跟蹤cache418

14.3.2無序執行邏輯423

14.3.3整數和浮點執行單元424

14.4PowerPC424

14.4.1PowerPC601424

14.4.2轉移處理428

14.4.3PowerPC620428

14.5推薦的參考文獻430

14.6關鍵字、思考題和習題431

第15章IA64體系結構435

15.1推動因素435

15.2通常組織437

15.3判定、推測和軟體流水438

15.3.1指令格式438

15.3.2彙編語言格式440

15.3.3判定執行441

15.3.4控制推測445

15.3.5數據推測449

15.3.6軟體流水450

15.4IA64指令級體系結構453

15.4.1暫存器堆疊455

15.4.2當前棧幀標示器和先前功能狀態暫存器456

15.5Itanium處理器組織457

15.6推薦的參考文獻和Web站點458

15.7關鍵字、思考題和習題459

第四部分控制器

第16章控制器操作464

16.1微操作465

16.1.1指令周期的子周期465

16.1.2指令周期469

16.2CPU控制470

16.2.1功能需求470

16.2.2控制信號471

16.2.3控制信號舉例472

16.2.4CPU內部組織474

16.2.5Intel8085475

16.3硬連線實現479

16.3.1控制器輸入479

16.3.2控制器邏輯480

16.4推薦的參考文獻481

16.5關鍵字、思考題和習題481

第17章微程式式控制483

17.1基本概念483

17.1.1微指令483

17.1.2微程式式控制器485

17.1.3Wilkes控制487

17.1.4優缺點491

17.2微指令排序491

17.2.1設計考慮491

17.2.2排序技術491

17.2.3地址生成494

17.2.4LSI11微指令排序494

17.3微指令執行495

17.3.1微指令分類法496

17.3.2微指令編碼498

17.3.3LSI11微指令執行499

17.3.4IBM3033微指令執行504

17.4TI8800505

17.4.1微指令格式505

17.4.2微順序器508

17.4.3帶暫存器的ALU511

17.5微程式套用514

17.6推薦的參考文獻515

17.7關鍵字、思考題和習題515

第五部分並行處理的組織

第18章並行處理518

18.1多處理機組織519

18.1.1並行處理機系統類型519

18.1.2並行組織520

18.2對稱多處理機521

18.2.1組織521

18.2.2多處理機作業系統設計考慮525

18.2.3大型機SMP526

18.3cache一致性和MESI協定528

18.3.1軟體解決方案529

18.3.2硬體解決方案529

18.3.3MESI協定531

18.4機群系統534

18.4.1機群系統配置534

18.4.2作業系統設計問題536

18.4.3機群計算機體系結構537

18.4.4機群系統與SMP的對比539

18.5非均勻存儲器存取539

18.5.1推動因素540

18.5.2組織540

18.5.3NUMA的贊成票和反對票542

18.6向量計算542

18.6.1向量計算方法543

18.6.2IBM3090向量設備547

18.7推薦的參考文獻553

18.8關鍵字、思考題和習題554

附錄A計算機組織與體系結構課題559

A.1研究性課題559

A.2仿真性課題559

A.2.1SimpleScalar560

A.2.2SMPCache560

A.3閱讀/報告類題目560

參考文獻561