《計算機組成原理與彙編語言程式設計》是徐潔，俸遠禎主編，電子工業出版社出版的一本圖書。本書主要講述了計算機組成原理中計算機系統分層結構和微體系結構層，同時也介紹了彙編語言中基本程式語言。
基本介紹
- 書名：計算機組成原理與匯語言程式設計
- 作者：徐潔，俸遠禎
- ISBN：9787121148590
- 類別：計算機專業
- 頁數：383
- 定價：39.8元
- 出版社：電子工業出版社
- 出版時間：2012-1-1
- 裝幀：平裝
- 開本：16開
作品信息,目錄,
作品信息
目錄
第1篇 基礎知識
第1章 緒論
1.1 計算機的基本概念
1.1.1 存儲程式工作方式
1.1.2 信息的數位化表示
1.2 計算機系統的硬、軟體組成
1.2.1 計算機硬體系統
1.2.2 計算機軟體系統
1.3 層次結構模型
1.3.1 從計算機系統組成角度劃分層次結構
1.3.2 從語言功能角度劃分層次結構
1.3.3 軟、硬體在邏輯上的等價
1.4 計算機的工作過程
1.4.1 處理問題的步驟
1.4.2 指令執行過程
1.5 數字計算機的特點與性能指標
1.5.1 數字計算機的特點
1.5.2 計算機的性能指標
1.6 計算機的發展與套用
1.6.1 計算機的發展歷程
1.6.2 提高計算機性能的若干技術
1.6.3 計算機套用舉例
習題1
第2章 計算機中的信息表示
2.1 數值型數據的表示
2.1.1 帶符號數的表示
2.1.2 定點數與浮點數
2.2 字元的表示
2.2.1 ASCII碼
2.2.2 UNICODE編碼
2.2.3 漢字編碼簡介
2.3 指令信息的表示
2.3.1 指令格式
2.3.2 常用定址方式
2.3.3 指令類型
2.3.4 PentiumⅡ指令格式
2.3.5 SPARC指令格式
習題2
第2篇 計算機系統分層結構
第3章 微體系結構層——CPU組織
3.1 CPU的組成和功能
3.1.1 CPU的組成
3.1.2 指令執行過程
3.1.3 時序控制方式
3.1.4 指令流水線
3.2 算術邏輯部件ALU和運算方法
3.2.1 算術邏輯部件ALU
3.2.2 定點數運算方法
3.2.3 浮點數運算方法
3.2.4 十進制數加減運算
3.3 CPU模型機的組成及其數據通路
3.3.1 基本組成
3.3.2 數據傳送
3.4 組合邏輯控制器原理
3.4.1 模型機的指令系統
3.4.2 模型機的時序系統
3.4.3 指令流程
3.4.4 微命令的綜合與產生
3.4.5 小結
3.5 微程式控制器原理
3.5.1 微程式控制概念
3.5.2 微指令編碼方式
3.5.3 微程式的順序控制
3.5.4 微指令格式
3.5.5 典型微指令舉例——模型機微指令格式
3.6 精簡指令集計算機（RISC）
3.6.1 RISC與CISC的概念
3.6.2 UltraSPARC CPU的微體系結構
習題3
第4章 指令系統層
4.1 80x86 CPU
4.1.1 8086/8088 CPU
4.1.2 80386/80486 CPU
4.1.3 Pentium系列CPU
4.2 80x86 CPU的暫存器和主存儲器
4.2.1 80x86 CPU的暫存器
4.2.2 80x86的主存儲器
4.3 80x86 CPU指令系統
4.3.1 80x86定址方式
4.3.2 80x86 CPU指令系統
習題4
第5章 彙編語言層
5.1 概述
5.2 彙編語言語句格式
5.3 80x86宏彙編語言數據、表達式和運算符
5.3.1 常數
5.3.2 變數
5.3.3 標號
5.3.4 表達式與運算符
5.4 80x86 宏彙編語言偽指令
5.4.1 符號定義語句
5.4.2 處理器選擇偽指令
5.4.3 段結構偽指令（SEGMENT/ENDS）
5.4.4 段組偽指令（GROUP）
5.4.5 記憶體模式和簡化段定義偽指令
5.4.6 定位和對準偽指令
5.4.7 過程定義偽指令（PROC/ENDP）
5.4.8 包含偽指令（INCLUDE）
5.4.9 標題偽指令（TITLE）
5.5 宏指令
5.6 彙編語言程式設計基本技術
5.6.1 程式設計步驟
5.6.2 順序程式設計
5.6.3 分支程式設計
5.6.4 循環程式設計
5.6.5 子程式設計
5.6.6 系統功能子程式的調用
5.6.7 彙編語言程式的開發
習題5
第3篇 存儲系統與輸入/輸出系統
第6章 存儲系統
6.1 概述
6.1.1 存儲器的分類
6.1.2 主存的主要技術指標
6.2 存儲原理
6.2.1 半導體存儲器的存儲原理
6.2.2 磁表面存儲器的存儲原理
6.2.3 光存儲器的存儲原理
6.3 2主存儲器的組織
6.3.1 主存儲器的邏輯設計
6.3.2 主存儲器與CPU的連線
6.3.3 Pentium CPU與存儲器組織
6.3.4 高級DRAM
6.4 高速緩衝存儲器Cache
6.4.1 Cache的工作原理
6.4.2 Cache的組織
6.4.3 PentiumⅡCPU的Cache組織
6.5 外部存儲器
6.5.1 硬磁碟存儲器
6.5.2 光碟存儲器
6.5.3 磁帶存儲器
6.6 物理存儲系統的組織
6.6.1 存儲系統的層次結構
6.6.2 磁碟冗餘陣列
6.6.3 並行存儲技術
6.7 虛擬存儲系統的組織
6.7.1 概述
6.7.2 虛擬存儲器的組織方式
6.7.3 Pentium CPU支持的虛擬存儲器
6.7.4 存儲管理部件（MMU）
習題6
第7章 輸入/輸出系統
7.1 概述
7.1.1 主機與外圍設備間的連線方式
7.1.2 I/O接口的功能和分類
7.1.3 接口的編址和I/O指令
7.2 直接程式控制方式
7.2.1 立即程式傳送方式
7.2.2 程式查詢方式
7.3 程式中斷方式
7.3.1 中斷的基本概念
7.3.2 中斷的過程
7.3.3 中斷接口模型
7.3.4 中斷接口舉例
7.4 DMA方式
7.4.1 DMA方式的一般概念
7.4.2 DMA過程
7.4.3 DMA接口組成
7.4.4 DMA控制器編程及套用
7.5 通道與IOP
7.5.1 通道
7.5.2 IOP與外圍處理機
7.6 匯流排
7.6.1 匯流排的功能與分類
7.6.2 匯流排標準及信號組成
7.6.3 匯流排操作時序
7.6.4 典型匯流排舉例
7.7 典型外設接口
7.7.1 ATA接口
7.7.2 SCSI接口
7.8 I/O設備與I/O程式設計
7.8.1 概述
7.8.2 鍵盤
7.8.3 滑鼠器
7.8.4 印表機
7.8.5 液晶顯示器
習題7
