《計算機原理與彙編語言程式設計（高職）》是2010年西安電子科技大學出版社出版的書籍，作者是方春春。
基本介紹
- 中文名：計算機原理與彙編語言程式設計（高職）
- 作者：方春春
- 出版社：西安電子科技大學出版社
- 出版時間：2010年02月
- 頁數：286 頁
- 定價：26 元
- 開本：16 開
- 裝幀：平裝
- ISBN：978-7-5606-2362-7/TP.1192
內容簡介,目錄,
內容簡介
全書共10章，主要內容包括計算機系統概論、運算方法及運算器、8086 CPU、指令系統、彙編語言、彙編語言程式設計、中央處理器、存儲器系統、匯流排系統、輸入/輸出系統。
本書既可作為高職高專計算機專業的教材，也可作為成人高校、民辦院校計算機及相關專業的教學參考書，同時還可作為非計算機專業人員學習計算機硬體方面內容的自學教材或參考書。
為了適應高職高專的課程改革，本書將原來計算機專業的兩大主要課程“計算機組成原理”和“彙編語言程式設計”的內容重新安排並有機地組織在一起，系統地闡述計算機組成原理及彙編語言程式設計方法。
目錄
第1章 計算機系統概論 1
1.1 計算機的發展簡史 1
1.2 計算機的分類和套用 3
1.2.1 計算機的分類 3
1.2.2 計算機的套用 4
1.3 計算機系統 5
1.3.1 計算機硬體 6
1.3.2 微型計算機的硬體組成 7
1.3.3 計算機軟體 8
1.4 微機系統的性能指標 11
習題 12
第2章 運算方法及運算器 13
2.1 計算機中數據的表示 13
2.1.1 數值數據 13
2.1.2 非數值信息的表示法 22
2.2 定點數補碼加減運算 25
2.2.1 補碼加法運算 25
2.2.2 補碼減法運算 26
2.2.3 加減法運算的溢出處理 26
2.2.4 定點數的加減法電路 28
2.3 定點數乘除運算 32
2.3.1 原碼一位乘法 32
2.3.2 原碼一位乘法的邏輯實現 33
2.4 定點除法運算 34
2.4.1 原碼一位除法 36
2.4.2 原碼一位除法的邏輯實現 36
2.5 定點運算器的組成與結構 36
2.5.1 定點運算器的組成 36
2.5.2 算術邏輯部件 37
2.5.3 定點運算器的結構 38
2.6 浮點數的算術運算與浮點運算器 39
2.6.1 浮點加法和減法 39
2.6.2 浮點乘除運算 41
2.6.3 浮點運算器 41
習題 41
第3章 8086 CPU 46
3.1 8086 CPU的內部結構 46
3.2 暫存器結構 48
3.2.1 通用暫存器 48
3.2.2 段暫存器 50
3.2.3 專用暫存器 51
3.3 存儲器組織 52
3.3.1 存儲器的分段 52
3.3.2 存儲器的地址 53
3.3.3 邏輯地址的來源 54
3.3.4 存儲器結構 55
習題 56
第4章 指令系統 58
4.1 概述 58
4.1.1 指令系統的性能要求 58
4.1.2 精簡指令系統計算機 59
4.2 指令格式 60
4.2.1 操作碼 60
4.2.2 運算元地址碼 61
4.2.3 指令字長度 62
4.3 定址方式 63
4.3.1 立即定址 63
4.3.2 暫存器定址 64
4.3.3 直接定址 64
4.3.4 間接定址 64
4.3.5 暫存器間接定址 65
4.3.6 基址定址 66
4.3.7 變址定址 66
4.3.8 隱含定址 66
4.3.9 塊定址 67
4.3.10 相對定址方式 67
4.3.11 擴展變址方式 67
4.4 指令類型 68
4.5 8086指令系統 70
4.5.1 8086定址方式 70
4.5.2 8086指令系統 75
習題 105
第5章 彙編語言 108
5.1 基本概念 108
5.2 彙編語言語句 109
5.2.1 彙編語言語句格式 109
5.2.2 運算元 110
5.2.3 運算符 111
5.3 彙編語言常用偽指令 112
5.3.1 數據定義偽指令 112
5.3.2 符號定義偽指令 116
5.3.3 段定義偽指令 117
5.3.4 結束偽指令 122
5.3.5 當前地址計數器($)與定位偽指令 123
5.3.6 過程定義偽指令 124
習題 124
第6章 彙編語言程式設計 129
6.1 程式設計的基本步驟及 程式基本結構 129
6.1.1 彙編語言程式設計的基本步驟 129
6.1.2 程式流程圖 130
6.1.3 程式的基本結構 131
6.1.4 結構化程式設計的特點 131
6.2 順序程式設計方法 132
6.2.1 順序程式設計 132
6.2.2 DOS功能調用 137
6.3 分支程式設計方法 141
6.3.1 分支程式的結構形式 141
6.3.2 雙分支程式設計 142
6.3.3 多分支程式設計 148
6.4 循環程式設計方法 153
6.4.1 循環程式結構 153
6.4.2 循環程式設計方法 153
6.4.3 多重循環 158
6.5 子程式設計 159
6.5.1 子程式的概念 159
6.5.2 子程式設計方法 159
6.5.3 子程式套用舉例 161
6.5.4 子程式的嵌套與遞歸調用 164
習題 165
第7章 中央處理器 175
7.1 CPU的基本組成 175
7.1.1 運算器 175
7.1.2 控制器 176
7.1.3 CPU中的暫存器 177
7.1.4 數據通路 178
7.2 時序系統和控制方式 178
7.2.1 指令周期和機器周期 178
7.2.2 時序發生器 179
7.2.3 控制方式 180
7.3 指令的執行過程 181
7.3.1 基本功能的微操作 181
7.3.2 指令的微操作 183
7.4 組合邏輯控制器 184
7.4.1 基本原理 184
7.4.2 組合邏輯控制器的設計步驟 184
7.5 微程式控制器 186
7.5.1 微程式控制器的基本原理 186
7.5.2 微程式控制器的基本概念 186
7.5.3 微程式控制器的基本結構 187
7.5.4 微指令編碼 189
7.5.5 微指令地址的確定方法 190
7.5.6 微指令格式 192
7.5.7 微指令的執行方式 193
7.6 流水CPU 193
習題 194
第8章 存儲器系統 199
8.1 概述 199
8.1.1 存儲器的分類 199
8.1.2 主存的技術指標 201
8.2 層次存儲器系統 203
8.3 主存儲器 204
8.3.1 主存儲器與CPU的連線 204
8.3.2 主存儲器的組成 206
8.3.3 隨機存儲器 208
8.3.4 唯讀存儲器(ROM) 215
8.3.5 實用DRAM記憶體條簡介 217
8.4 高速緩衝存儲器(Cache) 218
8.4.1 概述 218
8.4.2 Cache的讀/寫操作 219
8.4.3 地址映像 220
8.4.4 替換算法 221
8.5 虛擬存儲器 222
8.5.1 虛擬存儲器的基本概念 222
8.5.2 與Cache的比較 222
8.5.3 頁式虛擬存儲器 223
8.5.4 段式虛擬存儲器 223
8.5.5 段頁式虛擬存儲器 224
習題 225
第9章 匯流排系統 226
9.1 匯流排的基本概念 226
9.1.1 匯流排的分類 226
9.1.2 匯流排的規範 227
9.1.3 匯流排的優點 228
9.1.4 匯流排的性能 228
9.2 匯流排連線方式 229
9.3 匯流排控制 231
9.3.1 集中式控制 231
9.3.2 分散式控制 233
9.4 常用微機匯流排 233
9.4.1 系統匯流排 233
9.4. 2 外部匯流排 236
習題 238
第10章 輸入/輸出系統 239
10.1 概述 239
10.1.1 接口的功能 239
10.1.2 I/O接口的基本結構 240
10.1.3 連線埠的編址方式 242
10.1.4 接口類型 242
10.1.5 數據傳送方式 243
10.2 程式查詢傳送方式 243
10.3 程式中斷傳送方式 244
10.3.1 中斷的基本概念 244
10.3.2 中斷處理過程 246
10.3.3 中斷禁止技術 250
10.4 8086 CPU的中斷 251
10.4.1 8086 CPU中斷的分類 251
10.4.2 中斷向量表 252
10.5 直接存儲器存取(DMA)方式 252
10.5.1 DMA的基本概念 252
10.5.2 DMA接口的功能和組成 253
10.5.3 DMA數據傳送過程 254
10.5.4 DMA傳送方式 255
10.6 通道控制方式 256
10.6.1 通道的基本概念 256
10.6.2 通道的功能 257
10.6.3 通道的類型 258
習題 259
附錄 262
附錄A 8086指令系統表 262
附錄B DOS功能調用 267
附錄C 彙編出錯信息 273
附錄D DEBUG主要命令 280
附錄E MASM保留字 285
參考文獻 286
