基本介紹
- 中文名：蔡懿慈
- 國籍：中國
- 職稱：教授
- 性別：女
個人經歷,研究課題,
個人經歷
姓名：蔡懿慈
教育背景工學學士 (半導體物理與器件), 清華大學, 中國, 1983;
工學碩士 (計算機套用), 清華大學, 中國, 1986;
工學博士 (計算機套用), 中國科學技術大學, 中國, 2007.
學術兼職清華大學計算機系軟體與理論研究所: 所長 (2008-);
清華大學計算機系分學術委員會: 委員 (2008-);
Integration, VLSI of Journal: 編委 (2009-2011);
《半導體學報》: 編委 (2009-2011).
研究領域積體電路計算機輔助設計；積體電路；微電子
研究概況我的主要研究興趣為微電子與計算機交叉領域中的IC設計最佳化算法與大規模數值計算分析，已經從事EDA領域研究工作20多年。近年來，伴隨著Moore定律的發展，我對IC設計中的互連線時延和噪聲分析最佳化、大規模IC供電網路並行分析、低功耗物理設計最佳化、以及納米工藝下面向可製造性（DFM）設計最佳化等一些國際前沿性問題進行了深入的研究。先後參加或主持了國家“核高基”科技重大專項、973、863、國家自然科學基金重大國際合作、國家自然科學基金等多項國際科研或合作項目。 主要工作分為以下三方面：
1. 對IC片上供電網路的分析和最佳化進行了系統和深入的研究：提出了基於GPU的P/G網路並行分析快速泊松方法，獲得DAC 2009最佳論文提名獎，這是大陸學者首次獲得該項榮譽；提出了基於三維模型的大規模P/G網路快速分析方法，成果發表在國際IC物理設計年會ISPD 2006及國際期刊Trans. On CAD上；提出了Dcap電容最佳化與布局結合等一系列P/G網路最佳化方法，成果發表在國際會議ICCAD 2009及國際期刊Trans. On CAS-II國際期刊上。
2. 對IC低功耗與時序物理設計最佳化進行了研究：提出了性能驅動的功耗關斷物理最佳化方法，獲得以功耗最佳化為主題的國際年會SGLVLSI 2008最佳論文獎，這是大陸學者首次獲得該項榮譽；提出了基於電壓島多供電功耗最佳化方法、時鐘關斷功耗最佳化方法等，成果發表在國際IC物理設計年會ISPD 2008及國際期刊Trans. On VLSI上。
3. 對納米工藝下工藝參數變化及可製造性（DFM）問題進行深入研究：與Synopsys合作提出了基於區域模型匹配的OPC熱點探測方法，獲得ICCAD 2006最佳論文提名獎；提出了一系列面向DFM的布線和最佳化算法，成果發表在國際會議及Trans. On VLSI等國際期刊上。
研究課題
國家“核高基”科技重大專項: 先進EDA工具平台開發 (2008-2010);
國家自然科學基金海外青年合作: 考慮工藝參數變化的IC設計最佳化理論與關鍵技術 (2009-2010);
國家自然科學基金: 極大規模積體電路片上供電網路仿真及最佳化 (2008-2010);
國家自然科學基金: 納米工藝下積體電路自動布線算法研究 (2010-2012).
獎勵與榮譽教育部科技進步二等獎——超大規模積體電路物理級最佳化和驗證問題基礎研究 (2006);
DAC 2009: 最佳論文提名獎 (2009);
ICCAD2006: 最佳論文提名獎 (2006);
GLVLSI 2008: 最佳論文獎 (2008);
清華大學: 教學優秀獎 (2000).
學術成果[1] Yanni Zhao, Jinian Bian, Shujun Deng, Zhiqiu Kong, Kang Zhao. Constrained Stimulus Generation with Self-adjusting Using Tabu Search with Memory. IEICE Transactions on Fundamentals of Electronics Communications and Computer Sciences. Vol.E92-A, No.12, 3086-3093. 2009.
[2] Junbo Yu, Qiang Zhou, Gang Qu and Jinian Bian, Peak Temperature Reduction by Physical Information Driven Behavioral Synthesis with Resource Usage Allocation, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, (No.12), 3151-3159, 2009.
[3] Kang Zhao, Jinian Bian, Sheqin Dong, Yang Song, Satoshi Goto, Pipeline-Based Partition Exploration for Heterogeneous Multiprocessor Synthesis. IEICE Transactions on Fundamentals of Electronics Communications and Computer Sciences, Vol.E92-A, No.9, 2283-2294, 2009
[4] Kang Zhao, Jinian Bian, Sheqin Dong, Yang Song, Satoshi Goto, “Exploring Partitions Based on Search Space Smoothing for Heterogeneous Multiprocessor System”. IEICE Transactions on Fundamentals of Electronics Communications and Computer Sciences, Val. E91-A, no. 9, 2456-2464, 2008.
[5] Tong, Kun, Bian, Jinian, Wang, Haili, “A cooperative universal data model platform for the data-centric electronic system-level design”, Advanced Engineering informatics, val. 22, no. 3, 296-306, 2008.
[6] Kang Zhao, Jinian Bian, Sheqin Dong, Yang Song, Satoshi Goto, “Fast Custom Instruction Identification Algorithm Based on Basic Convex Pattern Model for Supporting ASIP Automated Design”, IEICE Transactions on Fundamentals of Electronics Communications and Computer Sciences, val. E91-A, no.6, 1478-1483, 2008.
[7] Ming Zhu，Jinian Bian, Weimin Wu： “A novel collaborative scheme of simulation and model checking for system properties verification”, Computers in Industry, special issue: Collaborative Environments for Concurrent Engineering, Elesvier, val.57, no.8-9, 752-757, 2006
[8] Shujun Deng, Jinian Bian, Weimin Wu, Xiaoqing Yang, Yanni Zhao, “EHSAT: An RTL Satisfiability Solver Using an Extended DPLL Procedure”, Proc. 44th Design Automation Conference (DAC’07), San Diego, California, USA, 2007, 588-593
[9] Ou He, Sheqin Dong, Jinian Bian, Satoshi Goto, Chung-Kuan Cheng, “A Novel Fixed-outline Floorplanner with Zero Deadspace for Hierarchical Design”, Proc. The 2008 IEEE/ACM International Conference on Computer-Aided Design, (ICCAD’08), San Jose, CA, USA, 16 – 23, 2008.
[10] Shujun Deng, Zhiqiu Kong, Jinian Bian, Yanni Zhao, “Self-Adjusting Constrained Random Stimulus Generation Using Splitting Evenness Evaluation and XOR Constraints”, Prof. 14th Asia and South Pacific Design Automation Conference, (ASPDAC’09), Yokohama, Japan, 769 – 774, 2009.
[11] Junbo Yu, Qiang Zhou, Jinian Bian, “Peak Temperature Control in Thermal-aware Behavioral Synthesis through Allocating the Number of Resources”, proc. 14th Asia and South Pacific Design Automation Conference (ASPDAC’09), Yokohama, Japan, 85 – 90, 2009.
[12] Junbo Yu, Qiang Zhou, Gang Qu, and Jinian Bian, “Behavioral Level Dual-Vth Design for Reduced Leakage Power with Thermal Awareness”, Proc. The 10th Design, Automation and Test, (DATE’10), Dresden, Germany, 2010. 3. 8-12, pp 1261-1266, 2010
[13] 劉大為, 周強, 邊計年. “考慮重疊度和線長的單元密度平滑方法”, 計算機輔助設計與圖形學學報, 第22卷第4期, 676-681，688, 2010.
[14] 趙燕妮, 邊計年, 鄧澍軍. “利用SMT約束分解方法求解RTL可滿足性問題”, 計算機輔助設計與圖形學學報, 第22卷第2期, 234-239, 2010.
[15] 於浚泊, 周強, 邊計年. “考慮熱效應的資源數量分配算法”, 計算機輔助設計與圖形學學報, 第21卷第9期, 2009.
[16] 童琨, 邊計年. “片上系統中事務級建模相關研究綜述”, 計算機輔助設計與圖形學學報, 第19卷第11期, 2007.
[17] 劉志鵬, 邊計年, 周強. “高層次綜合中面向功耗最佳化的方法與技術”, 計算機輔助設計與圖形學學報, 第19卷第11期19(11), 2007.
[18] 趙康, 邊計年, 董社勤. “基於集束式整數線性規劃模型的專用指令集自動定製”, 計算機輔助設計與圖形學學報, 第19卷第10期, 1229-1234, 2007.
[19] 劉志鵬, 邊計年, 周強. “高層次綜合中基於整數線性規劃模型的多目標功耗最佳化算法”, 計算機輔助設計與圖形學學報, 第19卷第8期, 966-972,2007.
[20] 鄧澍軍, 吳為民, 邊計年. “RTL驗證中的混合可滿足性求解”, 計算機輔助設計與圖形學學報, 第19卷第3期, 273-278,285, 2007.
[21] 邊計年, 薛宏熙, 蘇明, 吳為民. 數字系統設計自動化. 第2版. 清華大學出版社, 北京, 2005.
[22] 洪先龍, 劉偉平, 邊計年. 超大規模積體電路計算機輔助設計技術, 國防工業出版社, 北京, 1998.
