英語現場導遊辭

《SystemVerilog驗證方法學》藉助許多用SystemVerilog編寫的例子，介紹和說明一套完整的驗證方法學。

基本介紹

• ISBN：9787811124071
• 頁數：167
• 定價：27.00元
• 出版時間：2007-5

內容介紹

它涵蓋了所有最新的驗證技術，其中包括：驗證計畫制定、TestBench架構、受約束隨機激勵產生、以覆蓋率為主導（coverage-driven）的驗證、基於斷言（assertion-based）的驗證、形式化分析，以及基於一個開放、完善的方法學上的系統級驗證。此外，《SystemVerilog驗證方法學》也包括標準程式庫、VMM和VMM檢查器，從而可幫助縮短驗證開發的時間。