積體電路方法

積體電路方法是將一電路或一電子系統集成在一半導體晶片上的方法。晶片材料一般指矽，晶片面積在平方毫米到百平方毫米量級，內含元器件可從數十到數百萬隻乃至更多。用大規模積體電路法可製備計算機用的高位數存貯器(ROM)和高性能的中央處理器(CPU)。也可製備成高性能的運算放大器、功率放大器和各種電路。

製備積體電路最本質的工作是對矽材料的細微加工，光刻和擴散的精度是衡量積體電路水準的重要因素，通常用光刻的線寬來表征，如1微米線寬、亞微米線寬等等。隨著線寬的縮小單元電路占用的面積幾乎成平方倍縮小，集成度就可大大增加，就有可能將一個十分複雜的信息處理系統集成至一小晶片中。薄膜電路、厚膜電路和晶片的結合通常也稱為集成，即薄膜積體電路或厚膜積體電路。該法已成為現在電子科學技術最重要的支柱。