漏致勢壘降低效應

漏致勢壘降低效應（tDrain Induced Barrier Lowering (DIBL) Effec）是超大規模MOSFET器件中重要的物理效應，體現在漏端電壓VD引起閾值電壓的降低。

基本介紹

• 中文名：漏致勢壘降低效應
• 外文名：Drain Induced Barrier Lowering (DIBL)Effect
• 所屬學科：物理

基本概念

當溝道長度L減少、漏源電壓Vds增大時，從源區注入溝道的電子增加，導致漏源電流增大。通常稱該過程為漏致勢壘降低效應，簡稱DIBL。短溝效應起因就是因為結電場穿通進入溝道區，使勢壘降低，導致閾值電壓降低。

因素影響

DIBL效應通過以下因素影響Vth：

（1）溝道長度L：L越小，DIBL效應越嚴重，即Vth越小。

（2）柵氧化層厚度tox：tox越大，DIBL效應越嚴重。

（3）源襯/漏襯結深Xj:Xj越大，DIBL效應越嚴重。

（4）溝道摻雜濃度Nb：Nb越高，DIBL效應越嚴重。

（5）體偏壓Vsb：Vsb越大，DIBL效應越小，即Vth越大。

襯底摻雜濃度以及溝道摻雜濃度對閾值電壓的影響 從而得到漏致勢壘降低效應對小尺寸應變矽器件閾值電壓的影響。