《晶片驗證漫遊指南》，作者劉斌，出版於2018年04月，主要內容為全面介紹晶片驗證，從驗證的理論，到SystemVerilog語言和UVM驗證方法學，再到驗證項目話題。
基本介紹
- 中文名：晶片驗證漫遊指南
- 外文名：《 A Walking Guide to SoC Verification--The Panorama of Verificationfrom System to UVM 》
- 作者：劉斌
- 出版社：電子工業出版社
- ISBN：9787121339011
- 定價：99.00
- 開本：16 開
- 裝幀：平裝
- 副標題：從系統理論到UVM的驗證全視界
- 字數：896000
圖書目錄,作者簡介,圖書簡介,圖書結構,
圖書目錄
第1章 晶片驗證全視
1.1 功能驗證簡介
1.2 驗證的處境
1.3 驗證能力的5個維度
1.4 驗證的任務和目標
1.5 驗證的周期
1.6 本章結束語
第2章 驗證的策略
2.1 設計的流程
2.2 驗證的層次
2.3 驗證的透明度
2.4 激勵的原則
2.5 檢查的方法
2.6 集成的環境
2.7 本章結束語
第3章 驗證的方法
3.1 動態仿真
3.2 靜態檢查
3.3 開發環境
3.4 虛擬模型
3.5 硬體加速
3.6 效能驗證
3.7 性能驗證
3.8 趨勢展望
3.9 本章結束語
第4章 驗證的計畫
4.1 計畫概述
4.2 計畫的內容
4.3 計畫的實現
4.4 計畫的進程評估
4.5 本章結束語
第5章 驗證的管理
5.1 驗證周期的檢查清單
5.2 驗證管理的三要素
5.3 驗證的收斂
5.4 讓漏洞無處可逃
5.5 團隊建設
5.6 驗證師的培養
5.7 驗證的專業化
5.8 本章結束語
第6章 驗證的結構
6.1 測試平台概述
6.2 硬體設計描述
6.3 激勵發生器
6.4 監測器
6.5 比較器
6.6 驗證結構
6.7 本章結束語
第7章 SV環境構建
7.1 數據類型
7.2 模組定義與例化
7.3 接口
7.4 程式和模組
7.5 測試的始終
7.6 本章結束語
第8章 SV組件實現
8.1 激勵發生器的驅動
8.2 激勵發生器的封裝
8.3 激勵發生器的隨機化
8.4 監測器的採樣
8.5 組件間的通信
8.6 比較器和參考模型
8.7 測試環境的報告規範
8.8 本章結束語
第9章 SV系統集成
9.1 包的意義
9.2 驗證環境的組裝
9.3 測試場景的生成
9.4 靈活化的配置
9.5 初論環境的復用性
9.6 本章結束語
第10章 UVM世界觀
10.1 我們所處的驗證時代
10.2 類庫地圖
10.3 工廠機制
10.4 核心基類
10.5 phase機制
10.6 config機制
10.7 訊息管理
10.8 宏的優劣探討
10.9 本章結束語
第11章 UVM結構
11.1 組件家族
11.2 把DUT裝進TB分幾步
11.3 構建環境的內經
11.4 本章結束語
第12章 UVM通信
12.1 TLM通信概論
12.2 單向、雙向及多向通信
12.3 通信管道套用
12.4 TLM2通信
12.5 同步通信元件
12.6 本章結束語
第13章 UVM序列
13.1 新手上路
13.2 Sequence和Item
13.3 Sequencer和Driver
13.4 Sequencer和Sequence
13.5 Sequence的層次化
13.6 本章結束語
第14章 UVM暫存器
14.1 暫存器模型概覽
14.2 暫存器模型的集成
14.3 暫存器模型的常規方法
14.4 暫存器模型的場景套用
14.5 本章結束語
第15章 驗證平台自動化
15.1 為什麼需要一款代碼生成器
15.2 UVM Framework
15.3 如何定製一款TB自動化工具
15.4 本章結束語
第16章 跨平台移植復用
16.1 便攜激勵標準（PSS）
16.2 PSS工具集概覽
16.3 跨平台的驗證結構考量
16.4 本章結束語
第17章 SV及UVM接口套用
17.1 DPI接口和C測試
17.2 SystemC與UVM的TLM2通信
17.3 MATLAB及Simulink模型與UVM的混合仿真
17.4 腳本語言與UVM的互動
17.5 本章結束語
第18章 SV及UVM高級話題
18.1 SystemVerilog開源公共庫
18.2 SV單元測試方法SVUnit
18.3 OVM到UVM的移植
18.4 OVM與UVM的混合仿真
18.5 本章結束語
參考文獻
作者簡介
圖書簡介
在本書中，資深驗證專家劉斌（路桑）將向您全面介紹驗證的理論實踐，並針對系統設計給出了動態驗證的集成解決方案。這是一本面向高校積體電路設計相關專業的晶片驗證教材，是IC行業產學結合的典範,已投入到示範性微電子學院教學並得到檢驗。
圖書結構
1、驗證的通識部分(第1章至第6章)
2、System Verilog 語言(第7章至第9章)
3、UVM驗證方法學部分(第10章至第14章)
4、高級套用部分(第15章至第18章)
