普通高等教育十一五國家級規劃教材·EDA技術實用教程

《普通高等教育十一五國家級規劃教材·EDA技術實用教程》是科學出版社2006年9月1日出版的圖書，作者深入淺出地對EDA技術、VHDL硬體描述語言、FPGA開發套用及相關知識做了系統和完整的介紹。

基本介紹

• 書名：普通高等教育十一五國家級規劃教材·EDA技術實用教程
• ISBN：9787030179739
• 頁數：408
• 出版社：科學出版社
• 出版時間：2006年9月1日
• 裝幀：平裝
• 開本：16開
• 版次：第一版

圖書信息

平裝: 408頁

正文語種: 簡體中文

開本: 16

ISBN: 9787030179739

條形碼: 9787030179739

尺寸: 25.6 x 18.4 x 1.6 cm

重量: 635 g

內容簡介

《EDA技術實用教程》根據課堂教學和實驗操作的要求，以提高實際工程設計能力為目的，深入淺出地對EDA技術、VHDL硬體描述語言、FPGA開發套用及相關知識做了系統和完整的介紹，使讀者通過《EDA技術實用教程》的學習並完成推薦的實驗，能初步了解和掌握EDA的基本內容及實用技術。全書包括四部分內容。第一部分對EDA的基本知識、常用EDA工具的使用方法和目標器件的結構原理做了介紹：第二部分以嚮導的形式和實例為主的方法介紹了三種不同的設計輸入方法；第三部分對VHDL的設計最佳化做了介紹：第四部分詳述了基於EDA技術的典型設計項目。各章都安排了習題和針對性較強的實驗與設計。書中列舉的大部分VHDL設計實例和實驗示例實現的EDA工具平台是Quartus II 6.0，硬體平台是Cyclone IIFPGA，並在EDA實驗系統上通過了硬體測試。

《EDA技術實用教程》可作為高等院校電子工程、通信、工業自動化、計算機套用技術、電子對抗、儀器儀表、數位訊號或圖像處理等學科的本科生或研究生的電子設計、EDA技術課程和VHDL硬體描述語言的教材及實驗指導書，也可作為相關專業技術人員的自學參考書。

目錄

第1章 概述

1.1 EDA技術及其發展

1.2 EDA技術實現目標

1.3 硬體描述語言VHDL

1.4 VHDL綜合

1.5 基於VHDL的自頂向下設計方法

1.6 EDA技術的優勢

1.7 EDA的發展趨勢

習題

第2章 EDA設計流程及其工具

2.1 設計流程

2.1.1 設計輸入(原理圖/HDL文本編輯)

2.1.2 綜合

2.1.3 適配

2.1.4 時序仿真與功能仿真

2.1.5 編程下載

2.1.6 硬體測試

2.2 ASIC及其設計流程

2.2.1 ASIC設計方法

2.2.2 一般ASIC設計的流程

2.3 常用EDA工具

2.3.1 設計輸入編輯器

2.3.2 HDI_，綜合器

2.3.3 仿真器

2.3.4 適配器

2.3.5 下載器

2.4 QuartusⅡ簡介

2.5 IP核簡介

習題

第3章 FPGA/CPLD結構與套用

3.1 概述

3.1.1 可程式邏輯器件的發展歷程

3.1.2 可程式邏輯器件的分類

3.2 簡單PLD原理

3.2.1 電路符號表示

3.2.2 PROM

3.2.3 PLA

3.2.4 PAL

3.2.5 GAL

3.3 CPLD結構與工作原理

3.4 FPGA結構與工作原理

3.4.1 查找表邏輯結構

3.4.2 Cyclone/CycloneⅡ系列器件的結構與原理

3.5 硬體測試技術

3.5.1 內部邏輯測試

3.5.2 JTAG邊界掃描測試

3.5.3 嵌入式邏輯分析儀

3.6 FPGA/CPLD產品概述

3.6.1 Lattice公司的CPLD器件系列

3.6.2 Xilinx公司的FPGA和CPLD器件系列

3.6.3 Altera公司的FPGA和CPLD器件系列

3.6.4 Actel公司的FPGA器件

3.6.5 Altera公司的FPGA配置方式與配置器件

3.7 編程與配置

3.7.1 JTAG方式的在系統編程

3.7.2 使用PC並行口配置FPGA

3.7.3 FPGA專用配置器件

3.7.4 使用單片機配置FPGA

3.7.5 使用CPLD配置FPGA

習題

第4章 VHDL設計初步

4.1 多路選擇器的VHDL描述

4.1.1 2選1多路選擇器的VHDL描述

4.1.2 相關語句結構和語法說明

4.2 暫存器描述及其VHDL語言現象

4.2.1 D觸發器的VHDL描述

4.2.2 VHDL描述的語言現象說明

4.2.3 實現時序電路的VHDL不同表述

4.2.4 異步時序電路設計

4.3 1位二進制全加器的VHDL描述

4.3.1 半加器描述

4.3.2 CASE語句

4.3.3 全加器描述和例化語句

4.4 計數器設計

4.4.1 4位二進制加法計數器設計

4.4.2 整數類型

4.4.3 計數器設計的其他表達方式

4.5 一般加法計數器設計

4.5.1 相關語法說明

4.5.2 程式分析

4.5.3 含並行置位的移位暫存器設計

習題

第5章 QuartusII套用嚮導

5.1 基本設計流程

5.1.1 建立工作庫資料夾和編輯設計檔案

5.1.2 創建工程

5.1.3 編譯前設定

5.1.4 全程編譯

5.1.5 時序仿真

5.1.6 套用RTL電路圖觀察器

5.2 引腳設定和下載

5.2.1 引腳鎖定

5.2.2 配置檔案下載

5.2.3 AS模式編程配置器件

5.2.4 JTAG間接模式編程配置器件

5.2.5 USBBlaster編程配置器件使用方法

5.3 嵌入式邏輯分析儀使用方法

5.4 原理圖輸入設計方法

5.4.1 設計流程

5.4.2 套用宏模組的原理圖設計

習題

實驗與設計

5.1 組合電路的設計

5.2 時序電路的設計

5.3 設計含異步清零和同步時鐘使能的加法計數器

5.4 用原理圖輸入法設計8位全加器

5.5 用原理圖輸入法設計較複雜數字系統

第6章 VHDL設計進階

6.1 數據對象

6.1.1 常數

6.1.2 變數

6.1.3 信號

6.1.4 進程中的信號與變數賦值

6.2 雙向和三態電路信號賦值例解

6.2.1 三態門設計

6.2.2 雙向連線埠設計

6.2.3 三態匯流排電路設計

6.3 IF語句概述

6.4 進程語句歸納

6.4.1 進程語句格式

6.4.2 進程結構組成

6.4.3 進程要點

6.5 並行語句例解

6.6 仿真延時

6.6.1 固有延時

6.6.2 傳輸延時

6.6.3 仿真

習題

實驗與設計

6.1 7段數碼顯示解碼器設計

6.2 8位數碼掃描顯示電路設計

6.3 數控分頻器的設計

6.4 32位並進，並出移位暫存器設計

第7章 宏功能模組與IP套用

7.1 宏功能模組概述

7.1.1 智慧財產權核的套用

7.1.2 使用MegaWizardPlug-InManager

7.1.3 在QuartusII中對宏功能模組進行例化

7.2 宏模組套用實例

7.2.1 工作原理

7.2.2 定製初始化數據檔案

7.2.3 定製LPM_ROM元件

7.2.4 完成頂層設計

7.3 在系統存儲器數據讀寫編輯器套用

7.4 編輯SignalTapII的觸發信號

7.5 其他存儲器模組的定製與套用

7.5.1 RAM定製

7.5.2 FIFO定製

7.6 流水線乘法累加器的混合輸入設計

……

第8章 狀態機設計

第9章 VHDL結構與要素

第10章 VHDL基本語句

第11章 最佳化和時序分析

第12章 系統仿真

第13章 電子系統設計實踐

附錄 EDA實驗系統簡介

主要參考文獻