新型高效4H-SiC MOSFET的研究

《新型高效4H-SiC MOSFET的研究》是依託西安電子科技大學，由湯曉燕擔任項目負責人的面上項目。

基本介紹

• 中文名：新型高效4H-SiC MOSFET的研究
• 項目類別：面上項目
• 項目負責人：湯曉燕
• 依託單位：西安電子科技大學

中文摘要

4H-SiC以優越的本徵優勢成為下一代高功率器件的首選材料。本項目提出將p型埋層構成的浮動結(FJ)套用於SiC MOSFET的新結構，來提高功率器件的性能。基於先進的多次外延生長技術，將不連續的p型層埋於MOSFET漂移層內形成一個浮動結，在滿足所需要的擊穿電壓條件下，將極大的降低導通損耗。開展這一新型4H-SiC 功率MOSFET器件的理論和實驗研究，對提高新一代電力電子系統的能源轉換效率具有重要的意義。建立器件的數值仿真模型，對浮動結的結構和形成工藝提出新型設計方案，研究器件製備的關鍵工藝。最終研製出高能效的碳化矽功率MOSFET，耐壓達到1200V，相比於無浮結結構品質因數增大30%。

結題摘要

4H-SiC以優越的本徵優勢成為下一代高功率器件的首選材料。本項目提出將p型埋層構成的浮動結(FJ)套用於SiC MOSFET的新結構，來提高功率器件的性能。基於先進的多次外延生長技術，將不連續的p型層埋於MOSFET漂移層內形成一個浮動結，在滿足所需要的擊穿電壓條件下，將極大的降低導通損耗。 本項目對4H-SiC浮動結VDMOSFET、UMOSFET及半超結VDMOSFET的工作機理進行研究，建立了新型器件的二維數值仿真模型，完成了新型器件的最佳化設計。 SiC UMOSFET相比VDMOSFET具有更高的集成度和更低的比導通電阻，符合當前對功率系統能耗降低的要求。SiC浮動結UMOSFET能夠明顯抑制槽柵底部拐角的峰值電場，增大器件擊穿電壓。本文模擬了浮動結濃度、長度和位置對擊穿電壓、電場分布和比導通電阻的影響。基於最佳化的結構參數，該結構不僅在阻斷狀態下有效的保護了柵氧化層，而且器件的擊穿電壓和功率優值相比與傳統結構提高了150%和440%。動態特性的仿真結果表明，該新結構器相比相同外延層參數的傳統結構具有更小的柵漏電荷，更優異的開關性能。而且，浮動結的引入對體二極體的反向恢復特性沒有影響。 創新性的提出非均勻摻雜浮動結UMOSFET，通過高斯摻雜浮動結的工藝設計，可以在保護柵氧化層的同時緩解浮動結和下漂移區之間的峰值電場，並且降低了浮動結離子注入工藝的複雜度和精度要求。在浮結摻雜麵密度相同的條件下，高斯摻雜浮結器件的擊穿電壓相比均勻摻雜提高了18.8%，同時動態性能相比均勻摻雜浮動結並未退化。 提出了一種適於4H-SiC VDMOSFET的輕摻雜P-well 場限環終端。與傳統的P+場限環終端相比，這種新型終端能夠在保證擊穿特性不退化的情況下降低離子注入的損傷和工藝難度，節約工藝成本。實驗結果表明：P-well場限環終端實現了1610V的反向擊穿電壓。這個結果接近仿真值的1643V，並且是理想值（1780V）的90%。證明P-well場限環能夠套用於4H-SiC VDMOSFETs器件上，是的一種有效、穩固、工藝兼容性好的終端結構。 研究了高溫熱氧化及氧化後二次退火等新工藝對氧化層/SiC界面缺陷的改善機理，研究了器件關鍵製備工藝，獲得最大反型層遷移率36cm2/V.s，SiC VDMOSFET器件1500V/7A，達到國內領先水平。