數模轉換就是將離散的數字量轉換為連線變化的模擬量。與數模轉換相對應的就是模數轉換，模數轉換是數模轉換的逆過程。
基本介紹
- 中文名：數模轉換
- 外文名：DA
- 輸出：電流
- 電壓輸出型：如TLC5620
簡介,DA轉換器分類,電壓輸出型,電流輸出型,乘算型,一位DA轉換器,主要技術指標,模數變換方法,轉換器的參數,通用轉換結構,
簡介
隨著計算機技術和數位訊號處理技術的飛速發展，在通信，測量，自動控制及其他許多領域，將輸入到系統的模擬信號轉換成數位訊號進行處理的情況已經越來越普遍。同時，又常常要求將處理後的數位訊號再轉換成相應的模擬信號，作為系統的輸出。這樣，在模擬信號與數位訊號之間，或在模擬信號與數位訊號之間，需要有一個接口電路——模/數轉換器或數/模轉換器。
把模擬信號轉換為數字量，稱為模數轉換器（A/D轉換器）；把數字量轉換成模擬量，稱為數/模轉換器（D/A轉換器）。市場上單片集成ADC和DAC晶片有幾百種之多，而且技術指標也越來越先進，可以適應不同套用場合的需要。
DA轉換器分類
DA 轉換器的內部電路構成無太大差異，一般按輸出是電流還是電壓、能否作乘法運算等進行分類。大多數DA轉換器由電阻陣列和n個電流開關(或電壓開關)構成。按數字輸入值切換開關，產生比例於輸入的電流(或電壓)。此外，也有為了改善精度而把恆流源放入器件內部的。一般說來，由於電流開關的切換誤差小，大多採用電流開關型電路，電流開關型電路如果直接輸出生成的電流，則為電流輸出型DA轉換器。此外，電壓開關型電路為直接輸出電壓型DA轉換器。
數模轉換模型電壓輸出型
如TLC5620。電壓輸出型DA轉換器雖有直接從電阻陣列輸出電壓的，但一般採用內置輸出放大器以低阻抗輸出。直接輸出電壓的器件僅用於高阻抗負載，由於無輸出放大器部分的延遲，故常作為高速DA轉換器使用。
電流輸出型
如THS5661A
電流輸出型DA轉換器很少直接利用電流輸出，大多外接電流—電壓轉換電路得到電壓輸出，後者有兩種方法：一是只在輸出引腳上接負載電阻而進行電流—電壓轉 換，二是外接運算放大器。用負載電阻進行電流—電壓轉換的方法，雖可在電流輸出引腳上出現電壓，但必須在規定的輸出電壓範圍內使用，而且由於輸出阻抗高， 所以一般外接運算放大器使用。此外，大部分CMOS DA轉換器當輸出電壓不為零時不能正確動作，所以必須外接運算放大器。當外接運算放大器進行電流電壓轉換時，則電路構成基本上與內置放大器的電壓輸出型相同，這時由於在DA轉換器的電流建立時間上加入了運算放大器的延遲，使回響變慢。此外，這種電路中運算放大器因輸出引腳的內部電容而容易起振，有時必須作相位補償。
乘算型
如AD7533
DA轉換器中有使用恆定基準電壓的，也有在基準電壓輸入上加交流信號的，後者由於能得到數字輸入和基準電壓輸入相乘的結果而輸出，因而稱為乘算型DA轉換器。乘算 型DA轉換器一般不僅可以進行乘法運算，而且可以作為使輸入信號數位化地衰減的衰減器及對輸入信號進行調製的調製器使用。
一位DA轉換器
另外，按照輸入數位訊號的方式又分為串列DA轉換器和並行DA轉換器。
主要技術指標
1）分辯率（Resolution） 指數字量變化一個最小量時模擬信號的變化量，定義為滿刻度與2n的比值。分辯率又稱精度，通常以數位訊號的位數來表示。
2） 轉換速率（Conversion Rate）是指完成一次從模擬轉換到數字的AD轉換所需的時間的倒數。積分型AD的轉換時間是毫秒級屬低速AD，逐次比 較型AD是微秒級屬中速AD，全並行/串並行型AD可達到納秒級。採樣時間則是另外一個概念，是指兩次轉換的間隔。為了保證轉換的正確完成，採樣速率 （Sample Rate）必須小於或等於轉換速率。因此有人習慣上將轉換速率在數值上等同於採樣速率也是可以接受的。常用單位是ksps和Msps，表 示每秒採樣千/百萬次（kilo / Million Samples per Second）。
3）量化誤差 （Quantizing Error） 由於AD的有限分辯率而引起的誤差，即有限分辯率AD的階梯狀轉移特性曲線與無限分辯率AD（理想AD）的轉移特 性曲線（直線）之間的最大偏差。通常是1 個或半個最小數字量的模擬變化量，表示為1LSB、1/2LSB。
4）偏移誤差（Offset Error） 輸入信號為零時輸出信號不為零的值，可外接電位器調至最小。
5）滿刻度誤差（Full Scale Error） 滿度輸出時對應的輸入信號與理想輸入信號值之差。
6）線性度（Linearity）實際轉換器的轉移函式與理想直線的最大偏移，不包括以上三種誤差。
其他指標還有：絕對精度（Absolute Accuracy） ，相對精度（Relative Accuracy），微分非線性，單調性和無錯碼，總諧波失真（Total Harmonic Distotortion縮寫THD）和積分非線性。
模數變換方法
軟體無線電對模數變換的技術要求包括以下幾個方面：
（1）採樣方法應滿足採樣定理，適當加入抗混迭濾波器；
（2）寬頻化，如在中頻對模擬信號進行數位化，信號頻寬通常在十幾到幾十兆赫茲；
（3）保持較高的信號動態範圍；
（4）高採樣率，應儘量在中頻或射頻工作，以儘可能保證整機的軟體化處理；
（5）減少量化噪聲。
模數變換主要是對模擬信號進行採樣，然後量化編碼為二進制數位訊號；數模變換是模數變換的逆過程，主要是將當前數位訊號重建為模擬信號。下面主要介紹採樣和重建的方法。
1．低通採樣；
2．內插公式；
3．帶通採樣；
4．過採樣。
轉換器的參數
1．採樣速率和解析度
對於ADC而言，採樣速率和解析度是兩個非常重要的指標參數。其中，採樣速率表示模擬信號轉換為數位訊號的速率，與ADC器件的製造技術有關，取決於ADC中比較器所能提供的判斷能力。解析度表示模擬信號轉換為數位訊號後的比特數。
一般而言，採樣速率和解析度是互相制約的關係。採樣速率每提高一倍，解析度大約損失1bit。這主要是由於採樣時刻的抖動，即孔徑抖動或稱為孔徑不定性。
2．信噪比
ADC的信噪比（SNR）反映了量化過程中產生的無噪聲信號部分的均方根值和量化噪聲的均方根值的比值。
3．有效轉換位數
對於實際的A/D變換系統，由於存在著電噪聲、外界干擾和模擬電路的非線性畸變等因素的影響，僅以理想的解析度來度量系統性能是不夠的。
4．無失真動態範圍
無失真動態範圍（SFDR，Spurious-FreeDynamicRange）表示ADC在強信號干擾下檢測微弱信號的能力，在有的書中也被稱為無雜散動態範圍或無寄生動態範圍。SFDR可以按兩種方式進行定義：
（1）定義為滿量程（FS）信號的均方根值與輸出信號中最大寄生信號的均方根值的比值，用dBFS表示；
（2）定義為輸入信號幅度的均方根值與輸出信號中最大寄生信號的均方根值的比值，表示為dBc。
在理想情況下，SFDR的最大值出現在滿幅度輸入的情況下。在實際情況中，SFDR的最大值比滿幅度輸入至少低幾個dB，這是由於在輸入信號幅度接近滿幅度時ADC的非線性及失真現象將更加嚴重。因此，在實際中，應避免使ADC輸入信號幅度接近滿幅度。
5．孔徑誤差
在理想情況下，採樣過程是瞬間完成的。然而，對於實際的A/D變換過程，從發出採樣命令到實際開始採樣需要一定的時間，即實際採樣點與理想採樣點之間存在著一定的時間延遲，稱為孔徑時間（ApertureTime）。對於一個動態模擬信號，在ADC接通的孔徑時間裡，輸入的模擬信號值是不確定的，從而引起輸出的不確定誤差，這就是所謂的孔徑誤差。孔徑誤差會導致ADC採樣精度和信噪比的下降，且與被採樣信號的頻率f成正比。
6．非線性誤差
非線性誤差是轉換器的重要精度指標，表示了ADC實際轉換值與理論轉換值之間的差別。非線性誤差主要包括兩類：差分非線性（DNL，DifferentialNon-Linearity）誤差和積分非線性（INL，IntegralNon-Linearity）誤差。
差分非線性誤差（DNL）是指ADC實際的量化電平與理論的量化電平之間的差異，這主要由於A/D本身的電路結構和製造工藝等原因，引起在量程中某些點的量化電壓和標準的量化電壓不一致而造成的。DNL引起的失真分量與輸入信號的幅度和非線性出現的位置有關，通常用和理想電平相差的百分比來表示。
積分非線性誤差（INL）是指ADC實際轉換特性函式曲線與理想轉換特性直線之間的最大偏差，主要是由於A/D模擬前端、採樣保持器及ADC的傳遞函式的非線性所造成的。理想轉換特性直線可以利用最小均方算法得到，而INL引起的各階失真分量的幅度隨輸入信號的幅度變化。如果輸入信號每增加1dB，則二階交調失真分量增加2dB，三階交調失真分量增加3dB。
7．互調失真
當兩個正弦信號、同時輸入ADC時，由於器件的非線性，其輸出頻譜除了含有這兩個頻率的分量之外，還將產生許多失真產物，由此所造成的失真稱為互調失真（IMD，InterModulationDistortion），其中m+n的數值表示失真的階數。在所有的互調失真中，二階和三階的互調產物最為重要。前者容易通過數字濾波器濾除，而後者由於與、離得很近而很難濾除。
一般採用二階截獲點和三階截獲點來度量互調失真。然而，對於ADC，由於其限幅的特性，二階截獲點和三階截獲點並不適用，因此在ADC中也並沒有指定。在這種情況下，雙音SFDR是最適合度量ADC失真程度的指標。
8．諧波失真
由於ADC非線性的影響，其輸出的頻譜中出現許多輸入信號的高次諧波，這些高次諧波分量稱為諧波失真分量，由此所造成的失真稱為諧波失真（THD，TotalHarmonicDistortion）。諧波失真和互調失真是兩個不同的概念，前者是對原信號波形的扭曲，即使是單一頻率信號通過ADC也會產生這種現象，而後者卻是不同頻率之間的互相干擾和影響。
度量ADC的諧波失真的方法很多，通常可利用離散傅立葉變換（DFT）測出各次諧波分量的大小。
全功率輸入頻寬（FullPowerAnalogInputBandwidth）是指當ADC輸出信號幅度低於最大輸出電平3dB時的輸入信號頻率範圍。一般採樣速率越高，全功率輸入頻寬就越寬。對於ADC而言，被採樣信號的頻寬必須在全功率輸入頻寬之內，否則在模擬輸入頻寬之外的頻率成分因衰減過多而無法正確地反映原始信號。
通用轉換結構
軟體無線電中通常採用的ADC和DAC的結構包括以下4種類型：
（1）並行結構，包括Flash-ADC和串狀DAC；
（2）分段結構，包括摺疊內插ADC和“分段”梯形DAC；
（3）疊代結構，包括分區ADC、流水線型ADC、逐次逼近型ADC；
（4）Σ-△結構，包括Σ-△ADC和DAC。
以ADC為例對以上幾種結構進行介紹。
1．並行結構
並行結構的數據轉換器的基本思想是：同時比較待轉換的信號電平與所有級別的量化電平之間的關係，在模擬信號和數位訊號之間相互轉換。並行結構所對應的A/D和D/A轉換器件分別為Flash-ADC和串狀DAC。
Flash-ADC內含一列並聯比較器，一列由電阻分壓器產生的電平作為相應的比較器的基準電壓。被轉換的模擬電壓信號同時加到全部比較器上，各比較器的輸出經編碼後作為ADC的輸出，如圖2.12所示。
一個解析度為N（bit）的Flash-ADC含有2N個精密電阻，2N−1個高速比較器；解析度每增加1bit，需要增加2N個精密電阻和2N個高速比較器，這會大大增加集成的複雜度和器件功耗。因此一般Flash-ADC的解析度無法達到很高。
串狀DAC是實現Flash-ADC的逆操作，因使用電阻串來構造參考電壓而得名，在有的書中也被稱為開爾文分配器。串狀DAC依靠待轉換數據來控制一組開關，以產生合適的電流通過精密電阻，從而產生合適的模擬信號電壓。
並行結構只需要一級模擬電路，因此具有設計簡單，轉換時間短，速度快的優點，在所有可能的結構中提供最快的數據轉換。在解析度要求較低的情況下，Flash-ADC和串狀DAC兩種結構都容易採用超大規模積體電路（VLSI）進行設計。然而，由於比較器（或開關）和精密電阻的數量隨著轉換器的解析度呈指數增長，Flash-ADC和串狀DAC的晶片面積和功耗也隨之呈指數增長。
2．分段結構
分段結構的數據轉換器的思想是把輸入信號分成MSB和LSB兩個分量，之後兩個分量通過各自所對應的數據轉換器進行處理，最後將處理的結果組合起來形成輸出信號。其中MSB分量反映了輸入信號相對較大的幅度增量，而LSB反映了在MSB上所疊加的較小的幅度變化。對於數位訊號而言，MSB代表了高位比特，而LSB代表了低位比特。
而軟體無線電所生成的數位訊號也需要變換成模擬信號才能進行射頻放大輸出。這一切都是通過A/D轉換器（ADC）和D/A轉換器（DAC）來實現的。
與傳統無線電不同，軟體無線電要求儘可能地以數字形式處理無線信號，因此必須將A/D和D/A轉換器儘可能地向天線端推移，這就對A/D和D/A轉換器的性能提出了更高的要求。主要體現在兩個方面。
（1）採樣速率。依據採樣定理，A/D轉換器的抽樣頻率應大於（為被採樣信號的頻寬）。在實際中，由於A/D轉換器件的非線性、量化噪聲、失真及接收機噪聲等因素的影響，一般選取。
（2）解析度。採樣值的位數的選取需要滿足一定的動態範圍及數字部分處理精度的要求，一般解析度80dB的動態範圍要求下不能低於12位。
