《數字電子技術全程輔導及實例詳解》系統地介紹數字電子技術的基本原理和分析方法，通過大量實例闡述數字電子器件的工作原理、數字電子線路的設計方法和集成數字電路的套用等方面的問題。 全書共分十一章。前四章分別講述邏輯基礎、門電路、可程式器件與Verilog HDL基礎、布爾邏輯與化簡等數字電路的邏輯基礎與器件基礎。第5章著重介紹常見的組合邏輯電路。時序邏輯電路安排了6、7兩章介紹，第6章闡述鎖存器和觸發器的原理與特點，第7章介紹典型的時序邏輯電路。組合邏輯電路和時序邏輯電路均介紹常用的VerilogHDL描述方法。第8~第10章分別介紹存儲器、脈衝波形的產生與整形及數模模數轉換，覆蓋面較寬。《數字電子技術全程輔導及實例詳解》的最後一章即第11章重點介紹數字系統設計中要考慮的一些實際因素，增強了《數字電子技術全程輔導及實例詳解》的實用性與工程性。 《數字電子技術全程輔導及實例詳解》適合電氣、電子、信息技術類和計算機科學類專業的學生和教師，以及相關工程技術人員閱讀和參考。
基本介紹
- 書名：數字電子技術全程輔導及實例詳解
- 出版社：科學出版社
- 頁數：420頁
- 開本：5
- 作者：肖看 王貞炎
- 出版日期：2013年6月1日
- 語種：簡體中文
- 品牌：科學出版社
內容簡介,圖書目錄,
內容簡介
《數字電子技術全程輔導及實例詳解》適合電氣、電子、信息技術類和計算機科學類專業的學生和教師，以及相關工程技術人員閱讀和參考。
圖書目錄
第1章數字邏輯基礎
1.1數字量與模擬量
1.2數制
1.2.1 十進制（基數10）
1.2.2 二進制（基數2）
1.2.3 十一二進制轉換
1.2.4八進制（基數8）
1.2.5八進制轉換
1.2.6 十六進制（基數l6）
1.2.7十六進制轉換
1.3碼制
1.3.1 二進制補碼
1.3.2 BCD碼
1.3.3 ASCIl碼
1.4數位訊號與開關
1.4.1 數位訊號
1.4.2 電路開關
1.4.3繼電器開關
1.4.4二極體開關
1.4.5 電晶體開關
1.4.6 TTL積體電路
1.4.7 CMOS積體電路
1.4.8 開關電路的Proteus仿真
1.5小結
第2章邏輯門
2.1基本邏輯門
2.1.1 與 門
2.1.2 或 門
2.1.3 時序分析
2.1.4 允許和禁止功能
2.1.5 集成邏輯門的套用
2.1.6 故障排查技術簡介
2.1.7 非門
2.2其他邏輯門
2.2.1 與非門
2.2.2 或非門
2.2.3 異或門
2.2.4 同或門
2.2.5 奇偶發生器/校驗器
2.3邏輯電路類型與工作特性
2.3.1 TTL電路
2.3.2 TTL電路電壓與電流額定值
2.3.3 TTL電路的其他參數
2.3.4 改進型TTL電路
2.3.5 CMOS電路
2.3.6 發射極耦合邏輯電路
2.3.7邏輯電路比較
2.3.8邏輯電路連線
2.4小結
第3章 可程式器件與硬體描述語言基礎
3.1 PLD的設計流程
3.2 PLD的結構
3.2.1 SPLD
3.2.2 CPLD
3.2.3 FPGA
3.2.4 套用PLD實現基本邏輯電路設計
3.3 Verilog HDL基礎
3.3.1 標識符
3.3.2注釋
3.3.3 格 式
3.3.4數字值集合
3.3.5數據類型
3.3.6暫存器類型
3.3.7運算符和表達式
3.3.8結構建模
3.3.9數據流建模
3.3.10 行為建模
3.4 小結
第4章 布爾代數與化簡
4.1組合邏輯
4.2布爾代數定律和運算規則
4.2.1布爾代數定律
4.2.2布爾代數運算規則
4.2.3 套用布爾代數進行組合邏輯化簡
4.3德·摩根定理與套用
4.3.1德·摩根定理
4.3.2 圓圈變換法
4.3.3 與非門和或非門的通用性
4.3.4 利用與一或一非門實現乘積和表達式
4.4卡諾圖
4.5 CPLD設計套用
4.6小結
第5章 組合邏輯電路
5.1算術運算與電路
5.1.1二進制運算
5.1.2 二進制補碼運算
5.1.3 BCD碼運算
5.1.4 算術運算電路
5.1.5 二進制補碼加法器/減法器電路
5.1.6 BCD碼加法電路
5.1.7 BCD碼加法器仿真
5.1.8算術/邏輯單元
5.2 比較器
5.3解碼器
5.3.1 三位二一八進制解碼器
5.3.2八進制解碼器IC
5.3.3八進制解碼器仿真
5.3.4 BCD碼解碼器IC
5.3.5 十六進制解碼器IC
5.4編碼器
5.4.1 十進制一BCD碼編碼器
5.4.2 BCD碼編碼器仿真
5.4.3八進制一二進制編碼器
5.5代碼轉換器
5.5.1 BCD碼與二進制碼之間的轉換
5.5.2 套用74148將BCD碼轉換為二進制碼
5.5.3 BCD碼—7段碼轉換器
5.5.4格雷碼
5.5.5格雷碼轉換
5.6多路轉換器
5.6.1 8線多路轉換器74151
5.6.2 74151多路轉換器仿真
5.6.3 由多路轉換器實現的組合邏輯功能
5.7多路分配器
5.8組合邏輯電路的Veril09建模
5.9 CPLD設計套用
5.10小結
第6章鎖存器與觸發器
6.1鎖存器
6.1.1基本RS鎖存器
6.1.2 門控RS鎖存器
6.1.3 門控D鎖存器
6.1.4 集成D鎖存器
6.2觸發器
6.2.1 JK觸發器
……
第7章 時序邏輯電路
第8章存儲器
第9章 脈衝波形的產生與整形
第10章 數模轉換與模數轉換
第11章 數字電路設計的考慮因素
1.1數字量與模擬量
1.2數制
1.2.1 十進制（基數10）
1.2.2 二進制（基數2）
1.2.3 十一二進制轉換
1.2.4八進制（基數8）
1.2.5八進制轉換
1.2.6 十六進制（基數l6）
1.2.7十六進制轉換
1.3碼制
1.3.1 二進制補碼
1.3.2 BCD碼
1.3.3 ASCIl碼
1.4數位訊號與開關
1.4.1 數位訊號
1.4.2 電路開關
1.4.3繼電器開關
1.4.4二極體開關
1.4.5 電晶體開關
1.4.6 TTL積體電路
1.4.7 CMOS積體電路
1.4.8 開關電路的Proteus仿真
1.5小結
第2章邏輯門
2.1基本邏輯門
2.1.1 與 門
2.1.2 或 門
2.1.3 時序分析
2.1.4 允許和禁止功能
2.1.5 集成邏輯門的套用
2.1.6 故障排查技術簡介
2.1.7 非門
2.2其他邏輯門
2.2.1 與非門
2.2.2 或非門
2.2.3 異或門
2.2.4 同或門
2.2.5 奇偶發生器/校驗器
2.3邏輯電路類型與工作特性
2.3.1 TTL電路
2.3.2 TTL電路電壓與電流額定值
2.3.3 TTL電路的其他參數
2.3.4 改進型TTL電路
2.3.5 CMOS電路
2.3.6 發射極耦合邏輯電路
2.3.7邏輯電路比較
2.3.8邏輯電路連線
2.4小結
第3章 可程式器件與硬體描述語言基礎
3.1 PLD的設計流程
3.2 PLD的結構
3.2.1 SPLD
3.2.2 CPLD
3.2.3 FPGA
3.2.4 套用PLD實現基本邏輯電路設計
3.3 Verilog HDL基礎
3.3.1 標識符
3.3.2注釋
3.3.3 格 式
3.3.4數字值集合
3.3.5數據類型
3.3.6暫存器類型
3.3.7運算符和表達式
3.3.8結構建模
3.3.9數據流建模
3.3.10 行為建模
3.4 小結
第4章 布爾代數與化簡
4.1組合邏輯
4.2布爾代數定律和運算規則
4.2.1布爾代數定律
4.2.2布爾代數運算規則
4.2.3 套用布爾代數進行組合邏輯化簡
4.3德·摩根定理與套用
4.3.1德·摩根定理
4.3.2 圓圈變換法
4.3.3 與非門和或非門的通用性
4.3.4 利用與一或一非門實現乘積和表達式
4.4卡諾圖
4.5 CPLD設計套用
4.6小結
第5章 組合邏輯電路
5.1算術運算與電路
5.1.1二進制運算
5.1.2 二進制補碼運算
5.1.3 BCD碼運算
5.1.4 算術運算電路
5.1.5 二進制補碼加法器/減法器電路
5.1.6 BCD碼加法電路
5.1.7 BCD碼加法器仿真
5.1.8算術/邏輯單元
5.2 比較器
5.3解碼器
5.3.1 三位二一八進制解碼器
5.3.2八進制解碼器IC
5.3.3八進制解碼器仿真
5.3.4 BCD碼解碼器IC
5.3.5 十六進制解碼器IC
5.4編碼器
5.4.1 十進制一BCD碼編碼器
5.4.2 BCD碼編碼器仿真
5.4.3八進制一二進制編碼器
5.5代碼轉換器
5.5.1 BCD碼與二進制碼之間的轉換
5.5.2 套用74148將BCD碼轉換為二進制碼
5.5.3 BCD碼—7段碼轉換器
5.5.4格雷碼
5.5.5格雷碼轉換
5.6多路轉換器
5.6.1 8線多路轉換器74151
5.6.2 74151多路轉換器仿真
5.6.3 由多路轉換器實現的組合邏輯功能
5.7多路分配器
5.8組合邏輯電路的Veril09建模
5.9 CPLD設計套用
5.10小結
第6章鎖存器與觸發器
6.1鎖存器
6.1.1基本RS鎖存器
6.1.2 門控RS鎖存器
6.1.3 門控D鎖存器
6.1.4 集成D鎖存器
6.2觸發器
6.2.1 JK觸發器
……
第7章 時序邏輯電路
第8章存儲器
第9章 脈衝波形的產生與整形
第10章 數模轉換與模數轉換
第11章 數字電路設計的考慮因素
