數字邏輯電路分析與設計教程(第2版)

數字邏輯電路分析與設計教程(第2版)

《數字邏輯電路分析與設計教程(第2版)》是2017年2月清華大學出版社出版的圖書,作者是熊小君、馬然、王旭智、薛雷。

基本介紹

  • 書名:數字邏輯電路分析與設計教程(第2版)
  • 作者:熊小君、馬然、王旭智、薛雷
  • ISBN:9787302457282
  • 定價:29元
  • 出版社:清華大學出版社
  • 出版時間:2017年2月
內容簡介,圖書目錄,

內容簡介

本書以數字邏輯為基礎,全面介紹了數字電路的基本理論、分析方法、綜合方法和實際套用。本書共分8章,第1章介紹數制之間的轉換及常用的編碼; 第2章介紹邏輯代數及邏輯化簡的基本方法; 第3章介紹幾個常用的組合邏輯模組的套用; 第4章和第5章介紹時序電路的分析、設計方法和中規模邏輯模組的套用; 第6章介紹數/模和模/數轉換電路; 第7章介紹可程式邏輯器件的原理及套用; 第8章以大量例題為背景介紹硬體描述語言VHDL。每章後面附有相應的習題。
本書可作為高等學校通信、電氣、電子信息、計算機、自動化等專業的大學本科教材,也可供其他從事電子技術工作的工程技術人員參考。

圖書目錄

第1章數字電路基礎
1.1數位訊號與數字電路
1.1.1數位訊號
1.1.2數字電路
1.2數值
1.2.1各種進制的表示
1.2.2各種進制之間的轉換
1.3二值編碼
1.3.1帶符號數的表示
1.3.2常用的二十進制碼
1.3.3n位十進制數的BCD碼錶示及8421 BCD碼的加/減法
1.4邏輯關係
1.4.1基本邏輯關係
1.4.2複合邏輯關係
1.5邏輯關係與數字電路
習題1
第2章邏輯函式與組合電路基礎
2.1邏輯代數
2.1.1邏輯代數的基本公式
2.1.2邏輯代數的基本規則
2.1.3邏輯函式的公式法化簡
2.2邏輯函式的標準形式
2.2.1最小項與最小項表達式
2.2.2最大項與最大項表達式
2.2.3最小項與最大項的關係
2.3卡諾圖及其化簡
2.3.1卡諾圖
2.3.2邏輯函式與卡諾圖
2.3.3用卡諾圖化簡邏輯函式
2.3.4對具有無關項的邏輯函式的化簡
2.4組合電路的設計基礎
2.4.1編碼器的設計
2.4.2解碼器的設計
2.4.3數據選擇器的設計
2.4.4數值比較器的設計
2.4.52位加法器的設計
習題2
第3章組合邏輯電路設計
3.1集成邏輯電路的電氣特性
3.1.1積體電路的主要電氣指標
3.1.2邏輯電路的輸出結構
3.1.3晶片使用中注意的問題
3.1.4正、負邏輯極性
3.1.5常用門電路
3.2常用組合邏輯模組
3.2.14位並行加法器
3.2.2數值比較器
3.2.3解碼器
3.2.4數據選擇器
3.2.5匯流排收發器
3.3套用實例
3.4險象與競爭
3.4.1險象的分類
3.4.2不考慮延遲時的電路輸出
3.4.3邏輯險象及其消除
3.4.4功能險象
3.4.5動態險象
習題3
第4章時序電路基礎
4.1集成觸發器
4.1.1基本RS觸發器
4.1.2鐘控RS觸發器
4.1.3D觸發器
4.1.4JK觸發器
4.2觸發器的套用
4.2.1D觸發器的套用
4.2.2JK觸發器的套用
4.2.3異步計數器
4.3同步時序邏輯電路
4.3.1時序邏輯電路的基本概念
4.3.2米里型電路的分析舉例
4.3.3莫爾型電路分析舉例
4.3.4自啟動
4.4集成計數器及其套用
4.4.1集成計數器
4.4.2任意模計數器
4.4.3計數器的擴展
4.4.4集成計數器套用舉例
4.5集成移位暫存器及其套用
4.5.1集成移位暫存器
4.5.2移位型計數器
4.5.3移位暫存器在數據轉換中的套用
習題4
第5章同步時序電路和數字系統設計
5.1同步時序電路的基本設計方法
5.1.1原始狀態圖和狀態表的建立
5.1.2用觸發器實現狀態分配
5.1.3導出觸發器的激勵方程和輸出方程
5.2用“觸發器組合狀態法”設計同步時序邏輯電路
5.2.1寫出編碼狀態表
5.2.2化簡觸發器激勵函式的卡諾圖
5.2.3畫出邏輯圖
5.3用“觸發器直接狀態法”設計同步時序邏輯電路
5.3.1觸發器狀態的直接分配
5.3.2做出邏輯次態表
5.3.3導出各觸發器的激勵方程和電路的輸出方程
5.3.4畫出邏輯圖
5.4同步時序電路中的時鐘偏移
5.4.1時鐘偏移現象
5.4.2時鐘偏移的後果
5.4.3防止時鐘偏移的方法
習題5
第6章集成ADC和DAC的基本原理與結構
6.1集成數模轉換器
6.1.1二進制權電阻網路DAC
6.1.2二進制T形電阻網路DAC
6.2DAC的主要技術參數
6.2.1最小輸出電壓和滿量程輸出電壓
6.2.2解析度
6.2.3轉換誤差和產生原因
6.2.4DAC的建立時間
6.3集成模數轉換器
6.3.1ADC的處理過程
6.3.2並行型 ADC
6.3.3逐次比較逼近型ADC
6.3.4雙積分型ADC
6.4ADC的主要技術參數
習題6
第7章可程式邏輯器件及其套用基礎
7.1PLD的基本原理
7.1.1PLD的基本組成
7.1.2PLD的編程和陣列結構
7.1.3PLD的邏輯符號
7.2隻讀存儲器
7.2.1ROM的組成原理
7.2.2ROM在組合邏輯設計中的套用
7.3可程式邏輯陣列
7.3.1組合邏輯PLA電路
7.3.2時序邏輯PLA電路
習題7
第8章硬體描述語言基礎
8.1硬體描述語言概述
8.2VHDL語言描述數字系統的基本方法
8.2.1VHDL庫和包
8.2.2實體描述語句
8.2.3結構體描述
8.3VHDL中的賦值、判斷和循環語句
8.3.1信號和變數的賦值語句
8.3.2IFELSE語句
8.3.3CASE語句
8.3.4LOOP語句
8.3.5NEXT、EXIT語句
8.4進程語句
8.5VHDL設計組合邏輯電路舉例
8.6VHDL設計時序邏輯電路舉例
8.6.1時鐘信號的描述
8.6.2觸發器的同步和非同步復位的描述
習題8
主要參考文獻

相關詞條

熱門詞條

聯絡我們