數字邏輯設計及套用(2021年11月高等教育出版社出版的圖書)

《數字邏輯設計及套用》是由姜書艷主編，高等教育出版社於2021年11月11日出版的iCourse•教材。該教材可作為高等學校電子信息類、電氣類、計算機類、自動化類等專業的數字電路與邏輯設計相關課程的教材，也可作為數字電子技術相關課程和從事數字邏輯電路和系統設計的工程技術人員的參考書。

該教材共8章，包括引論、數字信息的二進制表達、數字電路、組合邏輯設計原理、硬體描述語言及FPGA基礎、組合邏輯設計實踐、時序邏輯設計原理、時序邏輯設計實踐。

基本介紹

• 書名：數字邏輯設計及套用
• 作者：姜書艷
• 類別：iCourse•教材
• 出版社：高等教育出版社
• 出版時間：2021年11月11日
• 頁數：320 頁
• 開本：16 開
• 裝幀：平裝
• ISBN：9787040556087
• 版面字數：390千字
• CIP核字號：2021622341

成書過程

編寫情況

該教材由姜書艷擔任主編，參與該教材編寫的有：電子科技大學自動化工程學院姜書艷（第一章、第二章），張鷹（第三章），陳瑜（第四章），盧有亮（第五章、第六章），電子科技大學航空航天學院金燕華（第七章），電子科技大學光電科學與工程學院周鷹（第八章）。此外，東南大學李文淵對全書進行了審稿。

出版工作

2021年11月11日，《數字邏輯設計及套用》由高等教育出版社出版發行。

出版工作人員

策劃編輯	責任編輯	封面設計	插圖繪製	責任校對	責任印製
曾婭	李翠玲	張楠	黃雲燕	劉麗	田甜

內容簡介

該教材共八章，第一章介紹模擬與數字等知識點；第二章講述格雷碼和檢錯糾錯碼等內容；第三章介紹集成塊與外部電路匹配等知識點；第四章講述正負邏輯、對偶關係、反演關係套用等內容；第五章介紹組合電路設計等知識點；第六章講述多路分配器和奇偶校驗電路等內容；第七章介紹JK觸發器和T觸發器等知識點；第八章講述移位暫存器構建計數器的工作原理等內容。

教材目錄

前輔文 第一章 引論 1.1 數字系統 1.2 模擬與數字 1.3 數位技術 小結 作業 單元測驗 第二章 數字信息的二進制表達 2.1 數制轉換 2.1.1 按位計數制 2.1.2 數量的二進制表達 2.1.3 常用按位計數制的轉換 2.2 二進制數的算術運算 2.2.1 加法運算 2.2.2 減法運算 2.3 符號數的表示 2.3.1 原碼（符號數值）表示法 2.3.2 補碼與反碼錶示法 2.4 符號數的算術運算 2.5 信息的二進制編碼 2.5.1 一般字元與狀態編碼 2.5.2 ASCII編碼 2.5.3 十進制數符號的編碼 2.6 格雷碼 2.6.1 格雷碼 2.6.2 檢錯和糾錯編碼 小結 單元測驗 第三章 數字電路 3.1 數字系統的邏輯實現 3.2 開關電路與CMOS結構 3.3 CMOS結構的擴展設計 3.4 電壓與電流的容限設定 3.5 數字積體電路及對等設計規範 3.6 片內最大集成度設計 3.7 信號傳輸延遲與功耗 3.8 數字集成器件的輸入連線埠單元設計 3.9 數字集成器件的輸出連線埠單元設計 3.10 集成塊的外部電路設計 單元測驗 第四章 組合邏輯設計原理 4.1 開關代數的定理和公理 4.1.1 公理 4.1.2 單變數開關代數定理 4.1.3 二變數定理和三變數定理 4.1.4 n變數定理 4.1.5 對偶定理 4.1.6 香農展開定理 4.2 正負邏輯、對偶關係和反演關係的套用 4.2.1 正負邏輯 4.2.2 正負邏輯、對偶關係、反演關係的套用 4.2.3 異或、同或運算的定理 4.3 邏輯函式的多種表達形式以及相互之間的關係 4.3.1 邏輯函式的表達 4.3.2 最小項與最大項 4.3.3 邏輯函式的標準形式 4.3.4 邏輯函式不同表達方式之間的關係 4.4 邏輯函式的化簡 4.4.1 利用邏輯代數公式化簡 4.4.2 卡諾圖法化簡邏輯函式 4.4.3 多輸出函式的化簡 4.4.4 具有無關項的邏輯函式的化簡 4.5 組合邏輯電路中的定時冒險 4.5.1 靜態冒險 4.5.2 利用代數法發現靜態冒險 4.5.3 利用卡諾圖發現靜態冒險 4.5.4 動態冒險 單元測驗 第五章 硬體描述語言及FPGA基礎 5.1 FPGA及HDL簡介 5.1.1 FPGA簡介 5.1.2 HDL簡介 5.1.3 FPGA開發環境簡介 5.2 VerilogHDL 5.2.1 VerilogHDL基本結構 5.2.2 邏輯值及常量、變數 5.2.3 運算符 5.2.4 語句 5.3 組合電路設計實例 5.3.1 解碼器設計 5.3.2 使用解碼器實現邏輯函式 5.4 時序邏輯電路設計實例 5.4.1 同步計數器74×163的實現 5.4.2 移位暫存器74×194的實現 作業 單元測驗 附錄 實驗板資源

第六章 組合邏輯設計實踐 6.1 組合邏輯電路的文檔標準 6.1.1 方框圖 6.1.2 原理圖 6.1.3 門的符號 6.1.4 信號名和有效電平 6.1.5 “圈到圈”邏輯設計 6.1.6 電路布局 6.1.7 電路定時 6.2 解碼器 6.2.1 二進制解碼器 6.2.2 BCD碼解碼器 6.2.3 七段顯示解碼器 6.3 編碼器 6.3.1 二進制編碼器 6.3.2 優先編碼器 6.4 三態器件 6.4.1 三態緩衝器 6.4.2 三態緩衝器的套用 6.4.3 標準中規模緩衝器的套用 6.5 多路復用器 6.5.1 多路復用器 6.5.2 擴展多路復用器 6.5.3 多路復用器實現邏輯函式 6.6 多路分配器和奇偶校驗電路 6.7 比較器 6.8 加法器 單元測驗 第七章 時序邏輯設計原理 7.1 概述 7.2 雙穩態元件 7.2.1 數字分析 7.2.2 模擬分析 7.2.3 亞穩態特性 7.3 S-R鎖存器 7.3.1 電路結構 7.3.2 S-R鎖存器的工作原理、功能描述和定時參數 7.3.3 S′-R′鎖存器 7.3.4 帶使能端的S-R鎖存器 7.4 D鎖存器 7.4.1 D鎖存器的原理 7.4.2 D鎖存器的時間參數 7.5 D觸發器 7.5.1 邊沿觸髮式D觸發器 7.5.2 可復位觸發器 7.5.3 具有清零和預置端的D觸發器 7.5.4 具有使能端的邊沿D觸發器 7.6 J-K觸發器和T觸發器 7.6.1 J-K觸發器 7.6.2 T觸發器 7.7 時鐘同步狀態機的結構 7.7.1 時鐘同步狀態機的結構 7.7.2 時鐘同步狀態機的表達 7.8 時鐘同步狀態機分析 7.9 時鐘同步狀態機的設計 7.9.1 簡單計數功能設計 7.9.2 序列發生器設計 7.9.3 序列檢測器設計 7.10 尾燈控制 7.11 時鐘同步狀態機定時圖 小結 單元測驗 第八章 時序邏輯設計實踐 8.1 時序邏輯電路的標準文檔 8.1.1 狀態機的描述文檔 8.1.2 時序圖和時序說明 思考題 8.2 常用的基本鎖存器和觸發器 思考題 8.3 計數器原理及套用 8.3.1 異步計數器和同步計數器 8.3.2 二進制計數模組 8.3.3 計數器的套用 思考題 8.4 移位暫存器原理及套用 8.4.1 移位暫存器原理 8.4.2 移位暫存器構建計數器 思考題 8.5 疊代電路和時序邏輯電路 8.5.1 疊代電路時序化 8.5.2 基本疊代模組的設計方法 思考題 8.6 序列發生器的設計 8.6.1 計數器+組合邏輯電路 8.6.2 移位暫存器構成的最大長度序列發生器 思考題 練習題 單元測驗

（註：目錄排版順序為從左列至右列）

教學資源

• 課程資源

《數字邏輯設計及套用》配有慕課——“數字邏輯設計及套用”。

課程名稱	類別	授課教師	建設院校	授課平台
數字邏輯設計及套用	慕課	姜書艷、張鷹、盧有亮、金燕華、周鷹、王振松、張剛	電子科技大學	中國大學MOOC

此外，該教材把部分知識點的MOOC視頻以及單元測驗的答案做成二維碼，放在正文的相應位置，便於讀者閱讀。

教材特色

1. 該教材根據M00C基於知識點講授的特點，把知識點相關的內容進行擴展，展現出各知識點之間的邏輯關係，體現知識體系的完整性，克服MOOC以知識點為單元的碎片化知識的不足。
2. 該教材注重原理設計，從設計的角度分析器件的內部電路和外部引腳功能。
3. 該教材重點介紹基於Verilog HDIL語言進行組合邏輯電路和時序邏輯電路的設計方法。

作者簡介

姜書艷，電子科技大學自動化工程學院教授，主要研究方向：複雜系統與智慧型信息處理、模式識別與智慧型系統、檢測技術與自動化裝置。