數字邏輯與計算機硬體設計基礎

數字邏輯與計算機硬體設計基礎

《數字邏輯與計算機硬體設計基礎》是2002年7月電子工業出版社出版的圖書,作者是M.Morris、Mano。

基本介紹

  • 中文名:數字邏輯與計算機硬體設計基礎
  • 作者:M.Morris、Mano
  • 出版社:電子工業出版社
  • 出版時間:2002年7月
  • ISBN:9787505376625
內容簡介,圖書目錄,

內容簡介

本書是計算機科學、計算機工程和電氣工程等專業的學生學習邏輯電路設計的入門教程。全書共7章和一個附錄,前4章介紹數制、開關代數、真值表和卡諾圖,並講解了邏輯函式的化簡以及組合系統的分析與設計;後3章介紹時序系統的分析與設計、移位暫存器和計數器、可程式邏輯器件、用列表法和狀態分割法進行狀態化簡和狀態分配;附錄部分介紹了4個實驗操作平台及25個實驗室作業。.要學好邏輯電路設計這門課程,需要掌握好三個環節:理論、習題和實驗。本書緊緊抓住這些教學環節,系統地闡述了邏輯設計的核心內容,尤其突出了系統的分析和設計方法。對於需要學生通過練習進一步鞏固的重點內容,書中均布置了適量作業。在每章講述內容之後專門安排了一節解題實例和一節習題。本書是學習邏輯電路設計難得的一本好教材,既可作為計算機、電氣工程和通信、電子等專業學生的教材或教學參考書,也可供相關專業工程技術人員參考。

圖書目錄

目錄 .
第1章 導論
1.1數制的簡單回顧
1.1.1 八進制數和十六進制數
1.1.2 二進制加法
1.1.3 有符號數
1.1.4 二進制減法
1.1.5 二.十進制碼(BCD)
1.2 組合系統的設計過程
1.3 列真值表
1.4 無關條件
1.5 實驗室
1.6 解題實例.
第2章 開關代數和邏輯電路
2.1 開關代數的定義
2.2 開關代數的基本性質
2.3 代數函式的處理
2.4 用與門、或門和非門實現邏輯函式
2.5 從真值表到代數表達式
2.6 卡諾圖初步
2.7 補和或與
2.8 與非門、或非門和異或門
2.9 代數表達式的化簡
2.10 代數函式的處理及其與非門實現
2.11 布爾代數
2.12 解題實例
2.13 習題.
第3章 兩種規範性的化簡方法 .
3.1 卡諾圖
3.1.1 用卡諾圖求解最簡與或表達式
3.1.2 無關項
3.1.3 或與式
3.1.4 最省門的電路實現
3.1.5 五變數和六變數的卡諾圖
3.1.6 多輸出問題
3.2 規律性的最簡化方法
3.2.1 單輸出的疊代合意
3.2.2 單輸出的質蘊含項表
3.2.3 多輸出問題的疊代合意
3.3 解題實例
3.4 習題.
第4章 較大規模的系統設計 .
.
4.1 組合邏輯電路中的延時
4.2 加法器
4.3 解碼器
4.4 編碼器和優先權編碼器
4.5 數據選擇器
4.6 三態門
4.7 門陣列--ROM,PLA和PAL
4.7.1 用唯讀存儲器進行設計
4.7.2 用可程式邏輯陣列進行設計
4.7.3 用可程式陣列邏輯進行設計
4.8 較大規模電路的例子
4.8.1 七段顯示
4.8.2 差錯編碼和解碼系統
4.9 解題實例
4.10 習題.
第5章 時序系統
5.1 閂鎖和觸發器
5.2 同步時序系統的設計過程
5.3 時序系統的分析
5.4 觸發器的設計方法
5.5 同步計數器的設計
5.6 異步計數器的設計
5.7 生成狀態表和狀態圖
5.8 解題實例
5.9 習題.
第6章 求解較大規模的時序問題
6.1 移位暫存器
6.2 計數器
6.3 可程式邏輯器件(PLD)
6.4 用ASM圖進行設計
6.5 硬體設計語言(HDL)
6.6 更複雜的例子
6.7 解題實例
6.8 習題.
第7章 時序電路化簡
7.1 列表法進行狀態化簡
7.2 分割法
7.2.1 分割的性質
7.2.2 求SP分割
7.3 用分割法進行狀態化簡
7.4 選擇狀態分配
7.5 解題實例
7.6 習題.
附錄A 實驗

相關詞條

熱門詞條

聯絡我們