基本介紹
- 中文名：掃描鏈
- 外文名：Scan chain
可測試性設計,移位暫存器,相關條目,
可測試性設計
可測試性設計（英語：Design for Testability, DFT）是一種積體電路設計技術，它將一些特殊結構在設計階段植入電路，以便設計完成後進行測試。電路測試有時並不容易，這是因為電路的許多內部節點信號在外部難以控制和觀測。通過添加可測試性設計結構，例如掃描鏈等，內部信號可以暴露給電路外部。總之，在設計階段添加這些結構雖然增加了電路的複雜程度，看似增加了成本，但是往往能夠在測試階段節約更多的時間和金錢。
移位暫存器
在數字電路中，移位暫存器（英語：shift register）是一種在若干相同時間脈衝下工作的以觸發器級聯為基礎的器件，每個觸發器的輸出接在觸發器鏈的下一級觸發器的“數據”輸入端，使得電路在每個時間脈衝內依次向左或右移動一個比特，在輸出端進行輸出。這種移位暫存器是一維的，事實上還有多維的移位暫存器，即輸入、輸出的數據本身就是一些列位。實現這種多維移位暫存器的方法可以是將幾個具有相同位數的移位暫存器並聯起來。
移位暫存器的輸入、輸出都可以是並行或串列的。它們經常被配置成串入並出（serial-in, parallel-out, SIPO）的形式或併入串出（parallel-in, serial-out, PISO），這樣就可以實現並行數據和串列數據的轉換。當然，也有輸入、輸出同時為串列或並行的情況。此外，還有一些移位暫存器為雙向的，也就是說它允許數據來回傳輸，輸入端同時可以作為輸出端，輸出端同時也可以作為輸入端。如果把移位暫存器的串列輸入端，和並行輸出端的最後一位連線起來，還可以構成循環移位暫存器（circular shift register），用來實現循環計數功能。
