當干擾強度很大時，實際上會不可能辨認信號。但可能組成這樣的傳送和接收系統，即使在很困難的條件下，也能保證系統足夠可靠地工作。系統的抗禦干擾的擾亂作用的能力一般稱為抗干擾性。
基本介紹
- 中文名：抗干擾性
- 外文名：interference immunity
- 領域：信息科學
簡介,分類,潛在抗干擾性,抗干擾,抗干擾措施,
簡介
在傳輸時，總是先有某一可能的訊息集，然後從達集中挑選出要傳輸的訊息。每一訊息對應於一個確定的信號，也就是對應於訊息集有確定的信號集。干擾是指對有用信號的接收造成損傷。干擾一般由以下兩種，串擾：電子學上兩條信號線之間的耦合現象。無線電干擾：通過傳送無線電信號來降低信噪比的方式，達到破壞通信、阻止廣播電台信號的行為。
在最簡單的形式下，電報信號是由傳號與空號所組成。當有干擾’時，空號期間可能檢出不等於零的電壓，並把空號錯誤地當作為傳號。同樣，具有反向電壓的干擾可使傳號在接收時被認為是空號。結果使收下的信號不對應於原來傳途的字母，而對應於其他的字母。
在接收中，當某一共他可能的治息替代了實際傳送的訊息時，就是錯誤。發生錯誤這一事件的機率P可作為通信系抗不可靠程度的量度。反事件的機率，亦即正確接收的機率，就是可靠性的量度。
在給定干擾下，可取可靠性作為抗干擾性的量度。
那么，提高抗干擾性一般有怎樣的可能性呢?首先可指出，當干擾強度j定時，相應於各治息的備信號之間的差別越大，正確接收的機率就越大。在近代通信理論的術語中，信號之間的差別程度稱為距高。
這樣，提高抗干擾性的途徑之一，就在於選擇信號組，以便任何一對信號儘可能地相互離開得遠些。
其次應當選用這樣的接收方法，以使它能最佳地利用信號之同存在的差別。在一定條件下，能給出最大可能的正確接收機率的接收機稱為理想接收機。
分類
抗干擾性可以區分為靜態抗於擾性和動態抗干擾性兩種情況。
靜態抗干擾性將針對正常情況和可能出現的最不利情況加以說明。最不利情況是在下列場合出現：控制門電路和被控制門電路工作電壓的最不利變化、最不利的輸入信號、最不利的工作溫度和最大限度利用了輸出負載因數。因此靜態抗干擾性也可以說成是靜態最不利情況下的抗干擾性。
動態抗干擾性適用於作用時間比平均信號傳播時間更短的干擾電壓。耦合干擾能量(由脈衝幅度和脈衝持續時間給出)不可能超過某個極限值。動態抗干擾性主要取決於被考察門電路的輸入靈敏度。
潛在抗干擾性
當有噪聲存在時，接收信號總是有可能出現錯誤，這裡就提出了這樣一個問題，究竟是否對每種形式的信號，能找到一種接收機，它能最有效地在干擾背景上分出信號來?達種接收機通常就稱之為理想接收機。對每一具體形式的信號，理想接收機具有最大的抗干擾能力，實際接收機的抗干擾能力最多只能和它相同，但不可能超過它。理想接收機的抗干擾能力稱之為潛在抗干擾性。
抗干擾
干擾是指對有用信號的接收造成損傷。抗干擾即用來對抗通訊或雷達運行的任何干擾的系統或技術 。學術定義：（1）結合電路的特點使干擾減少到最小。（2）是指設備能夠防止經過天線輸入端，設備的外殼以及沿電源線作用於設備的電磁干擾。
經過天線輸入端，設備的外殼以及沿電源線作用於設備的電磁干擾。
雷達往往工作在複雜的電磁環境中，雷達抗干擾性能的優劣直接決定了整個雷達系統的性能。然而，如何評價雷達抗干擾性能的優劣，還沒有公認的標準。因此人們難以把握雷達抗干擾能力的好壞，嚴重阻礙了雷達抗干擾技術和戰術的發展。
對於雷達抗干擾性能的評估,已經有了部分研究成果,但存在以下缺點：
(1)干擾和抗干擾性能分開評估,沒有把兩者聯繫起來,這不符合實際情況；
(2)由於雷達系統的複雜性,往往不能表征整個雷達的抗干擾性能,而僅從雷達採取的抗干擾措施或雷達本身固有的特性來研究；
(3)度量值具有不可測性,計算繁瑣。
抗干擾措施
抗干擾措施的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。
抑制干擾源
抑制干擾源就是儘可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。減小干擾源的du/dt主要是通過在干擾源兩端並聯電容來實現。減小干擾源的di/dt則是在干擾源迴路串聯電感或電阻以及增加續流二極體來實現。抑制干擾源的常用措施如下：
⑴繼電器線圈增加續流二極體，消除斷開線圈時產生的反電動勢干擾。僅加續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可動作更多的次數。
⑵在繼電器接點兩端並接火花抑制電路（一般是RC串聯電路，電阻一般選幾K到幾十K，電容選0.01uF），減小電火花影響。
⑶給電機加濾波電路，注意電容、電感引線要儘量短。
⑷電路板上每個IC要並接一個0.01μF～0.1μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端並儘量粗短，否則，等於增大了電容的等效串聯電阻，會影響濾波效果。
⑸布線時避免90度折線，減少高頻噪聲發射。
⑹可控矽兩端並接RC抑制電路，減小可控矽產生的噪聲（這個噪聲嚴重時可能會把可控矽擊穿的）。
切斷干擾傳播路徑的常用措施
⑴充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多單片機對電源噪聲很敏感，要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
⑵如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離（增加π形濾波電路）。控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離（增加π形濾波電路）。
⑶注意晶振布線。晶振與單片機引腳儘量靠近，用地線把時鐘區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。
⑷電路板合理分區，如強、弱信號，數字、模擬信號。儘可能把干擾源（如電機，繼電器）與敏感元件（如單片機）遠離。
⑸用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一點接於電源地。A/D、D/A晶片布線也以此為原則，廠家分配A/D、D/A晶片引腳排列時已考慮此要求。
⑹單片機和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件儘可能放在電路板邊緣。
⑺在單片機I/O口，電源線，電路板連線線等關鍵地方使用抗干擾元件如磁珠、磁環、電源濾波器，禁止罩，可顯著提高電路的抗干擾性能。
提高敏感器件的抗干擾性能
提高敏感器件的抗干擾性能是指從敏感器件這邊考慮儘量減少對干擾噪聲的拾取，以及從不正常狀態儘快恢復的方法。
提高敏感器件抗干擾性能的常用措施如下：
⑴布線時儘量減少迴路環的面積，以降低感應噪聲。
⑵布線時，電源線和地線要儘量粗。除減小壓降外，更重要的是降低耦合噪聲。
⑶對於單片機閒置的I/O口，不要懸空，要接地或接電源。其它IC的閒置端在不改變系統邏輯的情況下接地或接電源。
⑷對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
⑸在速度能滿足要求的前提下，儘量降低單片機的晶振和選用低速數字電路。
⑹IC器件儘量直接焊在電路板上，少用IC座。
軟體方面
⑴我習慣於將不用的代碼空間全清成“0”，因為這等效於NOP，可在程式跑飛時歸位；
⑵在跳轉指令前加幾個NOP，目的同1；
⑶在無硬體WatchDog時可採用軟體模擬WatchDog，以監測程式的運行；
⑷涉及處理外部器件參數調整或設定時，為防止外部器件因受干擾而出錯可定時將參數重新傳送一遍，這樣可使外部器件儘快恢復正確；⑸通訊中的抗干擾，可加數據校驗位，可採取3取2或5取3策略；
⑹在有通訊線時，如I^2C、三線制等，實際中我們發現將Data線、CLK線、INH線常態置為高，其抗干擾效果要好過置為低。
硬體方面
⑴地線、電源線的布線肯定重要了！
⑵線路的去耦；
⑶數、模地的分開；
⑷每個數字元件在地與電源之間都要104電容；
⑸在有繼電器的套用場合，尤其是大電流時，防繼電器觸點火花對電路的干擾，可在繼電器線圈間並一104和二極體，在觸點和常開端間接472電容，效果不錯！
⑹為防I/O口的串擾，可將I/O口隔離，方法有二極體隔離、門電路隔離、光偶隔離、電磁隔離等；
⑺當然多層板的抗干擾肯定好過單面板，但成本卻高了幾倍。
⑻選擇一個抗干擾能力強的器件比之任何方法都有效，我想這點應該最重要。因為器件天生的不足是很難用外部方法去彌補的，但往往抗干擾能力強的就貴些，抗干擾能力差的就便宜，正如台灣的東東便宜但性能卻大打折扣一樣！主要看各位的套用場合了！
