扇出能力

扇出能力是指與非門輸出端連線同類門的最多個數。它反映了與非門的帶負載能力。

基本介紹

• 中文名：扇出
• 外文名：fan-out capability

扇出

扇出（fan-out）是一個定義單個邏輯門能夠驅動的數位訊號輸入最大量的專業術語。大多數的TTL邏輯門能夠為10個其他數字門或驅動器提供信號。所以，一個典型的TTL邏輯門有10個扇出信號。

介紹

編輯

在一些數字系統中，必須有一個單一的TTL邏輯門來驅動10個以上的其他門或驅動器。這種情況下，被稱為緩衝器的驅動器可以用在TTL邏輯門與它必須驅動的多重驅動器之間。這種類型的緩衝器有25至30個扇出信號。邏輯反向器（也被稱為非門）在大多數數字電路中能夠輔助這一功能。

在軟體工程中的定義：該模組直接調用的下級模組的個數。在面向對象編程中，扇出套用於繼承。

在仿真軟體powerPCB中，貼片晶片管腳走線總是從元件層走線，必要的時候打孔進入內層信號層，這種從貼片管腳往其他方向引線的方式就叫做“扇出”。

software:

在軟體設計中，扇入和扇出的概念是指應用程式模組之間的層次調用情況。

按照結構化設計方法，一個應用程式是由多個功能相對獨立的模組所組成。

扇入：是指直接調用該模組的上級模組的個數。扇入大表示模組的復用程度高。

扇出：是指該模組直接調用的下級模組的個數。扇出大表示模組的複雜度高，需要控制和協調過多的下級模組；但扇出過小（例如總是1）也不好。扇出過大一般是因為缺乏中間層次，應該適當增加中間層次的模組。扇出太小時可以把下級模組進一步分解成若干個子功能模組，或者合併到它的上級模組中去。

設計良好的軟體結構，通常頂層扇出比較大，中間扇出小，底層模組則有大扇入。

扇出 - PCB設計中的扇出

編輯

PADS中進行自動扇出

PCB扇出（fanout）與數字系統中的概念不同，它可以說指的是一個過程，也就是將某個元器件引腳走出一小段線，再打一個過孔結束（這個過孔通常會連線到平面層，當然也可以是信號線）的這個過程。扇出的概念也許有些初學者並不熟悉，但實際上，每個畫雙面及以上板層的工程師都在用扇出的功能，特別是在旁路電容元器件上用得特別多，通常是手動扇出（也就是手動打孔的意思），但是對於某些特殊的封裝（如BGA），密度大，引腳眾多時，使用自動扇出的優勢就非常明顯了，速度快、整齊，深受廣大資深工程師的“喜愛”:-)，右圖為實際PCB設計中兩種BGA扇出的模式，實際上還有很多種，根據具體情況工程師可以去選擇，但這並不是主要問題之所在。

下面主要針對BGA這種“怪物”講講如何在PADS中使用自動扇出。 需要注意的是：PADS系統中的自動扇出功能只會在PADS Router中有效，因此你必須進入PADS Router才能進行如下所示的操作。

步驟

好了，言歸正傳，Let's get started it!

首先設定Fanout參數。選擇我們需要進行扇出的BGA（或其它）封裝，右擊後選擇彈出選單中的Properties即可進入如右下圖所示的Component Properties對話框，切換到Fanout選項卡，這裡就是我們可以量身定製Fanout類型之處。

其中Create fanouts中表示對哪些網路引腳進行fanout，這裡我們為了完整顯示，將所有都勾選上，你也可以按需求選擇。

Placement of via fanout for中三個標籤項表示fanout的模式，工程師們可以改變後，查看Preview中的效果再選擇合適的模式。

在PADS Router中，選中剛才已經設定過參數的BGA封裝，右擊後選擇Fanout命令即可完成，此時應如圖bga_fanout_Xpattern所示。

扇出失敗幾乎每個工程師都會遇到，以下幾種情況可供參考：

1）過孔大小不合適，如太大

2）選擇了允許在pad上打孔，扇出操作後好像沒成功，實際上已經完成了，只不過由於過孔與pad大小差不多且打在了pad上，從而導致設計者誤認為沒有完成。

3）安全間距不適合

有人可能會想：Fanout柵格對扇出會有影響，但實際上自動扇出是不會受到該參數的約束

扇出係數能力

扇出能力是指與非門輸出端連線同類門的最多個數。它反映了與非門的帶負載能力。

扇出能力

：標準TTL系列為40（大電流輸出為120）。標準CMOS（4000系列為4，74系列為10，大電流輸出為4，15）。 74LS系列為20，而74HC系列在直流時則高達1000以上，但在交流時很低，由工作頻率決定。

其中IOLmax為最大允許灌電流，,IIL是一個負載門灌入本級的電流（≈1.4mA）。No越大，說明門的負載能力越強。一般產品規定要求No≥8。

TTL門輸出為高電位時，可帶動的門的個數為：輸出為高電位時的輸出電流IOH與輸入為高電位時的流入電流IIH之比,即NOH=∣IOH/IIH∣; TTL門輸出為低電位時，可帶動的門的個數為：輸出為低電位灌入電流IIL與輸入為低電位時的流出電流IOL之比,即NOL=∣IOL/IIL∣

TTL帶拉電流負載時的扇出係數可以進行估算，但由於IOHmax≈5mA，而IIH很小，故此時的扇出較大，一般可以不計算. 扇出能力與驅動能力

幾種常用單片機I/O口線的驅動能力

在控制系統中，經常用單片機的I/O口驅動其他電路。幾種常用單片機I/O口驅動能力在相關的資料中的說法是：GMS97C2051、AT89C2051的P1、P3的口線分別具有 10mA、20mA的輸出驅動能力，AT89C51的P0、P1、P2、P3的口線具有10mA的輸出驅動能力。在實際套用中，僅有這些資料是遠遠不夠的。筆者通過實驗測出了上述幾種單片機的I/O口線的伏安特性，從中可以得到這些I/O口的實際驅動能力。

實際上，扇出是一個比較老的概念，在TTL電路中，因TTL電路為電流驅動型的器件，所以考查的主要是電流的驅動能力（即靜態特性->直流驅動能力->輸入阻抗）。以下主要討論CMOS電路的扇出。

我們考慮扇出的時候通常是在一定的工作環境下進行討論的，在數字電路中通常是指工作頻率。

負載除了吸入電流外還包括負載電容（線中電容暫不討論），CMOS器件是電壓控制的，它通常只需要極小的電路就可以工作，而帶載能力主要取決於負載電容（即電路的動態特性—>電平切換速度—>頻率）。

當我們的扇出較多時，相當於並聯了N個電容，電容值的增加，使門電路充放電的時間延長，從而器件的頻率出現了瓶頸，在低速度電路中，我們基本上是不需要對CMOS的器件的扇出做太多的考慮，在高速電路中，我們必須要面對這個問題了，甚至在一些電路中，為保證工作的穩定性，扇出必須要求為1.

不過一般器件手冊都給出了Output Short-Circuit Current，可以以此計算出接VCC端器件的導通內阻，再通過器件手冊計算出輸出各負載電容的總和，就得出上升沿階段的時間常數。同樣接地器件的內阻也可以計算出來。這兩個參數加上其它時序要求的時間常數等大概可以計算出扇出能力。