《小尺寸HfTiO/TaON/GeON堆疊高k柵介質GeOI基MOSFET研究》是依託華中科技大學，由徐靜平擔任項目負責人的面上項目。
基本介紹
- 中文名：小尺寸HfTiO/TaON/GeON堆疊高k柵介質GeOI基MOSFET研究
- 項目類別：面上項目
- 項目負責人：徐靜平
- 依託單位：華中科技大學
中文摘要,結題摘要,
中文摘要
研究低漏電高性能小尺寸新型超薄HfTiO/TaON/GeON堆疊高k柵介質GeOI基MOSFET的核心製備技術。從界面工程、柵極漏電和等效氧化物厚度等問題入手，重點研究TaON/GeON雙界面層的製備技術和澱積後退火技術，並對HfTiO/TaON/GeON堆疊柵介質的製備工藝進行研究，以期獲得高質量的TaON/GeON/GeOI 界面，同時利用較厚的HfTiO層有效減小柵極漏電。將研究濕表面熱氮化工藝和磁控濺射法製備上述堆疊柵介質的最佳工藝條件和最佳澱積後濕N2退火工藝，研製出相應的GeOI基MOSFET原型樣品。由於HfTiO/TaON/GeON堆疊柵介質的使用，不僅能減小柵極漏電，而且能全面改善器件的界面特性，減小界面態和固定電荷密度，提高溝道載流子遷移率及器件柵控能力。這一研究工作的實施，將對我國微電子工業趕超國際先進水平及超深亞微米GeOI積體電路的研發產生重要影響，套用前景廣闊。
結題摘要
隨著Si CMOS器件正在接近它的物理極限，尋找合適的高遷移率溝道材料以進一步提高器件驅動電流和工作速度成為當前國際上熱門研究課題。Ge以其高的電子和空穴遷移率引起人們極大研究興趣，有望成為下一代CMOS器件的溝道材料。因此，本項目開展有關Ge基 MOS器件的研究具有重要科學意義和套用前景。 本項目重點研究Ge基MOS器件表面處理技術、界面鈍化層/高k柵介質材料、堆疊柵介質結構、製備工藝及其界面特性等，製備了高性能的Ge基MOS器件。針對不同高k材料(如La2O3、Y2O3等)、不同界面鈍化層[如GGO、LaON、TaON等]、不同雙鈍化層(如TaON/LaON、TaON/Si)以及不同表面處理技術(如N2、NH3電漿處理、氟化處理)等對 Ge MOS器件界面和電特性的影響開展了深入的研究。在降低界面態密度(Dit)、增加柵介質等效k值、降低柵極漏電(Jg)等方面取得了許多重要成果：① 稀土氧化物可以通過與Ge反應生成穩定的鍺酸鹽鈍化層來改善界面質量，如製備的LaON/Ge疊層獲得了小的Dit (4.96 × 1011 cm−2eV−1)和Jg (2.89 × 10-4 A/cm2 @Vg = Vfb +1 V)以及較大的k值(18.8)；② 通過向La2O3中摻入合適含量的N和Ti，可以獲得Dit小(3.1× 1011cm−2eV−1)且k值高(24.6)的柵介質；③設計製備了合適堆疊的雙鈍化層，如TaON/LaON、LaON/Si、TaON/Si等，其界面質量及器件性能均優於單鈍化層器件，其機理在於第一層與Ge有好的界面質量，第二層能有效阻擋元素間的互擴散，有效隔離了高k介質層對界面質量的影響。製備的TaON/Si雙鈍化層Ge MOS器件，Dit = 2.9×1011 eV-1cm-2、Jg = 6.07×10-6 A/cm2 @Vg = Vfb +1 V，k = 20.7；④ 在鈍化層基礎上，輔以N或F等離子處理可以進一步改善堆疊介質與Ge的界面質量，如對③中的TaON/Si雙鈍化層樣品經過F電漿處理後，其Dit降低到2.01011 eV-1cm-2、Jg減小到2.04×10-6A/cm2 at Vg=Vfb+1V，k 增加到= 21.1。上述研究成果均處於國際先進水平。已在國際國內重要期刊和國際會議上發表學術論文17篇以及2篇博士和6篇碩士學位論文
