基於XILINX FPGA的OFDM通信系統基帶設計

《基於XILINX FPGA的OFDM通信系統基帶設計》 是出版的圖書

內容簡介

《基於XILINX FPGA的OFDM通信系統基帶設計》以無線區域網路物理層標準IEEE 802．11a為實例，研究如何在FPGA上實現一個OFDM通信系統的基帶收發機。《基於XILINX FPGA的OFDM通信系統基帶設計》在系統地給出了收發機模組劃分的基礎上，對每個模組的算法和FPGA實現進行詳細探討，內容涵蓋一個完整無線通信系統的絕大部分模組，包括擾碼、編碼、交織、OFDM調製/解調、幀同步、頻偏校正、符號同步、採樣時鐘同步、信道均衡、viterbi解碼等。

《基於XILINX FPGA的OFDM通信系統基帶設計》所有模組均在Xilinx公司大學計畫Spartan一3E Starter Kit開發板上驗證通過，隨書光碟附所有ISE工程檔案和Verilog源碼。

書籍目錄

第1章 正交頻分復用系統的基本原理

1.1 無線通信系統

1.2 OFDM系統發展歷史與現狀

1.2.1 發展歷史

1.2.2 套用現狀

1.3 OFDM系統的基本原理

1.3.1 OFDM系統的數學模型

1.3.2 FFT在OFDM系統中的套用

1.3.3 保護間隔與循環前綴

1.3.4 OFDM系統架構

1.4 OFDM系統的主要特點

第2章 套用OFDM技術的一個典型協定——IEEE802.1 1a協定

2.1 無線區域網路標準概述

2.2 IEEE802.1 1無線區域網路的介質訪問控制(MAC)

2.3 IEEE802.1 1a物理層協定

2.3.1 主要參數

2.3.2 物理層協定數據單元(PPDU)幀結構

2.3.3 信道構成

第3章 OFDM基帶處理器總體架構

3.1 IEEE802.1 1a基帶處理器的發射端總體結構

3.2 IEEE802.1 1a基帶處理器接收部分總體架構

3.3 基帶處理器的工作時鐘

3.3.1 工作時鐘分析

3.3.2 Spanan-3EDCM模組結構

3.3.3 工作時鐘生成模組的實現

3.4 數據格式

第4章 OFDM發射機設計與實現

4.1 訓練序列的生成

4.1.1 短訓練序列結構

4.1.2 長訓練序列結構

4.1.3 訓練序列的生成方法

4.1.4 訓練序列生成模組的實現

4.2 發射機Symbol生成過程

4.2.1 發射機的信號處理流程

4.2.2 、Signal符號生成過程

4.2.3 DataSymbol生成過程

4.3 擾碼模組

4.3.1 擾碼原理及設計方法

4.3.2 擾碼模組的實現

4.4 信道編碼

4.4.1 線性分組碼

4.4.2 循環碼

4.4.3 BCH碼

4.4.1 卷積碼

4.4.5 刪余

4.4.6 多碼速卷積編碼

4.4.8 多碼速卷積碼硬體結構與實現

4.5 交織

4.5.1 分組交織器原理

4.5.2 卷積交織器原理

4.5.3 802.1 1a中的交織

4.6 Data符號調製——16QAM

4.6.1 OFDM中的調製

4.6.2 QAM(正交幅度調製)

4.6.3 16QAM

4.6.4 模組實現

4.7 導頻插入

4.7.1 導頻的位置和極性

4.7.2 導頻插入模組的硬體結構

4.7.3 導頻插入模組的實現

4.8 IFFT/FFT

4.8.1 IFFT/FFT原理

4.8.2 基22DIFFFT的硬體結構

4.8.3 運用IPCore實現IFFT/FFT

4.9 循環前綴與加窗處理

4.9.1 循環前綴

4.9.2 加窗

4.9.3 模組實現

4.1 0發射機主控單元

4.1 0.1 主控單元的工作任務

4.1 0.2 主控單元的狀態機設計

第5章 OFDM接收機同步

5.1 引言

5.2 IEEE802.1 1a中的同步

5.3 分組檢測

5.3.1 分組檢測常用算法

5.3.2 延時相關加長度保持算法的硬體結構

5.3.3 分組檢測的實現

5.4 載波同步

5.4.1 載波同步的時域和頻域方法

5.4.2 載波同步時域算法的硬體結構

5.4.5 載波同步的實現

5.5 符號同步

5.5.1 符號同步的原理

5.5.2 符號同步算法的簡化

5.5.3 符號同步偏移的影響

5.5.4 符號同步的硬體結構

5.5.3 符號同步的實現

5.6 採樣頻率同步

5.6.1 採樣頻率同步的原理

5.6.2 採樣頻率同步的硬體實現

5.6.3 採樣頻率同步的實現

5.7 剩餘相位跟蹤

5.7.1 剩餘相位跟蹤的原理

5.7.2 剩餘相位跟蹤的硬體實現

5.7.3 剩餘相位跟蹤的實現

第6章 OFDM接收機均衡、解調與解碼

6.1 信道估計與均衡

6.1.1 信道估計方法

6.1.2 頻域上信道估計與均衡設計方法

6.1.3 頻域信道估計與均衡的硬體實現結構

6.1.4 頻域信道均衡的實現

6.2 解調

6.2.1 解調原理

6.2.2 16QAM解調的設計方法

6.2.3 動態星座圖調整

6.2.4 16QAM解調的硬體實現

6.2.5 16QAM解調的實現

6.3 解交織

6.3.1 解交織的原理

6.3.2 解交織的設計

6.4 Viterbi解碼器的設計

6.4.1 Viterbi解碼算法的理論分析

6.4.2 802.1 1a中的Viterbi解碼器設計

6.4.3 Viterbi解碼的實現

6.5 解擾碼

6.5.1 解擾原理

6.5.2 解擾模組的硬體設計

6.5.3 解擾模組的實現

第7章 集成開發環境ISE的使用

7.1 創建一個新工程

7.2 創建原始碼檔案

7.3 利用計數器模板嚮導生成設計

7.4 綜合實現

7.4.1 綜合

7.4.2 約束

7.4.3 實現

7.5 仿真

7.5.1 創建Testbench波形源檔案

7.5.2 調用ModelSim進行仿真

7.6 下載與配置

7.7 片內邏輯分析儀ChipSeopePro簡介

7.8 ChipSeopeProCoreInserter

7.9 ChipSeopeProAnalyzer

附錄Spartan-3EFPGA系統開發板簡介