基於QuartusII的數字系統VerilogHDL設計實例詳解（第2版）

內容簡介

本書以語法與實例結合的方式來講解可程式邏輯器件的設計方法，軟體開發平台為Altera公司的Quartus II 9.0 FPGA/CPLD設計軟體。本書由淺入深地介紹了採用Quartus II進行數字系統開發的設計流程、設計思想和設計技巧。書中的例子非常豐富，既有簡單的數字邏輯電路實例，也有複雜的數字系統設計實例。

圖書目錄

第1章 Altera Quartus II開發流程

1.1 Quartus II軟體綜述

1.2 設計輸入

1.3 約束輸入

1.4 綜合

1.5 布局布線

1.6 仿真

1.7 編程與配置

第2章 Quartus II的使用

2.1 原理圖和圖表模組編輯

2.2 文本編輯

2.3 混合編輯（自底向上設計）

2.4 混合編輯（自頂向下設計）

第3章第三方EDA工具的使用

3.1 第三方EDA工具簡介

3.2 ModelSim仿真工具的使用

3.2.1 仿真簡介

3.2.2 ModelSim簡介

3.2.3 使用ModelSim進行功能仿真

3.2.4 使用ModelSim進行時序仿真

3.2.5 在Quartus II中調用ModelSim進行仿真

3.2.6 ModelSim仿真工具的高級套用

3.3 Synplify/Synplify Pro綜合工具的使用

3.3.1 Synplify/Synplify Pro簡介

3.3.2 Synplify Pro綜合流程

3.3.3 Synplify Pro的其他綜合技巧

第4章 Verilog HDL語言概述及基本要素

4.1 Verilog HDL語言簡介

4.2 Verilog HDL設計流程

4.3 程式模組的說明

4.4 Verilog HDL 的層次化設計

4.5 時延

4.6 Verilog HDL 語言的描述形式

4.6.1 結構描述形式

4.6.2 行為描述形式

4.6.3 混合設計模式

4.7 Verilog HDL語言基本要素

4.7.1 標誌符

4.7.2 注釋

4.7.3 格式

4.7.4 系統任務和函式

4.7.5 編譯指令

4.7.6 邏輯數值

基於QuartusII的數字系統VerilogHDL設計實例詳解（第2版）

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條