《基於可配置處理器的Ray-Tracing算法專用硬體體系結構的研究》是依託天津大學，由孫濟洲擔任項目負責人的面上項目。
基本介紹
- 中文名：基於可配置處理器的Ray-Tracing算法專用硬體體系結構的研究
- 項目類別：面上項目
- 項目負責人：孫濟洲
- 依託單位：天津大學
項目摘要,結題摘要,
項目摘要
當前，各種套用，特別是嵌入式移動設備環境對真實感圖形的需求愈加廣泛。然而，真實感圖形生成的計算量巨大，繪製速度上的瓶頸仍然是制約其發展的首要因素。本課題將針對已在互動式3D圖形繪製領域占據最為重要的實時光線跟蹤算法（Ray Tracing）,提出了基於可配置處理器的多核專用硬體體系結構以滿足實時繪製的要求，通過新型的基於可配置處理器的設計方法替代傳統的ASIC設計方法，以達到性能、成本、功耗的最優折中。此硬體體系結構將主要用於嵌入式設備，擴充真實感圖形套用領域，彌補基於PC的多核處理器及通用GPU無法套用於此類設備的缺陷，同時也為開發具有我國自主智慧財產權的專用圖形晶片打下堅實基礎。
結題摘要
進入後PC時代，隨著顯示技術突飛猛進的發展和積體電路工藝水平的提高，如何在較小尺寸的螢幕上呈現各種色彩絢麗、動感十足的2D/3D 圖形效果，增強用戶視覺體驗將是後PC 時代各類嵌入式設備的顯著特徵，這對其圖形處理能力提出了巨大而艱巨的挑戰。為了應對這一挑戰，本課題面向Ray-Tracing真實感圖形算法，針對嵌入式設備“量體裁衣”的特點，提出基於可配置處理器的技術的Ray-Tracing多核專用硬體體系結構，以達到在繪製速度、晶片面積、功耗以及繪製效果之間的最優折中。課題的研究內容包括面向Ray-Tracing算法單核處理器體系結構的研究、面向Ray-Tracing算法多核處理器體系結構的研究、面向Ray-Tracing的最佳化硬體圖形管線的研究等，並對Ray-Tracing算法多核處理器的容錯技術、全系統軟硬體協同仿真環境等支撐技術進行了探索，最終完成了Ray-Tracing專用體系結構的晶片後端設計、性能評估以及FPGA原型平台驗證。首先，本課題針對Ray-Tracing的運算特點，提出了面積有效的高性能四維向量運算單元（VAU）和用於超越函式計算的特殊功能單元（SFU），並以此為基礎，提出了基於傳輸觸發體系結構的可程式、可配置Ray-Tracing單核處理器體系結構，並完成了處理器晶片後端設計和性能評估；接著，在單核處理器的基礎上，提出了Ray-Tracing多核處理器架構，並針對多核處理器的光線拾取策略、頂點Cache結構以及多核容錯等方面展開研究，以確保多核在充分挖掘Ray-Tracing算法任務並行性的同時，高效而穩定的運行。然後，針對Ray-Tracing算法的固定管線部分，如三角形裁減、深度測試等，提出了面積/頻寬最佳化的專用硬體設計方案。此外，為了在嵌入式圖形系統設計早期對Ray-Tracing多核處理器體系結構進行功能驗證和設計空間探測，本課題提出了基於QEMU/SystemC技術的全系統軟硬體協同仿真環境。最後，採用BEE3 FPGA平台對提出的Ray-Tracing多核處理器進行了原型驗證。本課題的研究成果擴充真實感圖形套用領域，彌補基於PC 的多核處理器及通用GPU 無法套用於此類設備的缺陷。其研究成果不僅可面向Ray-Tracing算法，還可作為嵌入式GPU的基礎架構，為開發具有我國自主智慧財產權的專用圖形晶片培養了人才團隊，積累了技術和經驗。
