信號處理系統的FPGA實現

《信號處理系統的FPGA實現》是2017年機械工業出版社出版的圖書，作者是[英]羅傑·伍茲。

基本介紹

• 書名：信號處理系統的FPGA實現
• 作者：[英]羅傑·伍茲
• ISBN：9787111557234
• 頁數：359頁
• 定價：109元
• 出版社：機械工業出版社
• 出版時間：2017年3月
• 裝幀：平裝
• 開本：16開

內容簡介

《信號處理系統的FPGA實現》從數位訊號處理技術、定點、浮點的運算到微處理器技術、FPGA技術的演進過程出發，以結構原理為基礎，討論了各種典型FPGA系列的特點，為器件選型提供指導。同時，詳細講解了FPGA的DSP快速設計流程、先進的綜合工具、性能測試分析工具、性能最佳化技術、低功耗設計及可重配置技術。本書還提供了諸如自適應波束形成器等大量詳實的FPGA實現DSP的複雜實例，為開發者提供便利。全書共14章，涵蓋了DSP基礎知識、DSP處理器的發展、各系列FPGA介紹、FPGA實現DSP的方法、IRIS綜合技術、IP核技術、異構FPGA模型化設計、自適應波束形成器、低功耗技術及可重配置技術。全面展現了FPGA的特點及各種主流開發技術。

圖書目錄

譯者序

原書序

致謝

第1章FPGA概述1

1.1引言1

1.1.1FPGA1

1.1.2可程式能力和DSP3

1.2晶片發展簡介4

1.2.1技術特點6

1.3可程式能力的影響7

1.4FPGA面臨的挑戰9

參考文獻10

第2章DSP基礎11

2.1引言11

2.2DSP系統基礎12

2.3DSP系統定義13

2.3.1採樣速率14

2.3.2時延和流水線15

2.4DSP變換17

2.4.1快速傅立葉變換17

2.4.2離散餘弦變換18

2.4.3小波變換19

2.4.4離散小波變換19

2.5濾波器結構21

2.5.1有限衝激回響濾波器21

2.5.2相關23

2.5.3無限衝激回響濾波器23

2.5.4波形數字濾波器25

2.6自適應濾波27

2.7自適應濾波基礎27

2.7.1自適應濾波器的套用28

2.7.2自適應算法30

2.7.3LMS算法31

2.7.4RLS算法32

2.8總結34

參考文獻34

第3章算術運算基礎36

3.1引言36

3.2數字系統37

3.2.1數字表示37

3.3定點和浮點40

3.3.1浮點表示40

3.4算術運算41

3.4.1加法器和減法器42

3.4.2乘法器44

3.4.3除法46

3.4.4二次方根47

3.5定點和浮點的比較51

3.6總結53

參考文獻54

第4章FPGA技術概述56

4.1引言56

4.2架構和可程式能力57

4.3DSP功能特點58

4.4處理器分類60

4.5微處理器60

4.5.1ARM微處理器架構系列62

4.6DSP微處理器62

4.6.1DSP微運算65

4.7並行機66

4.7.1脈動陣列66

4.7.2SIMD架構68

4.7.3MIMD架構72

4.8專用ASIC和FPGA解決方案73

4.9總結74

參考文獻74

第5章當前的FPGA技術76

5.1引言76

5.2FPGA的發展77

5.2.1FPGA的早期結構79

5.3Altera的FPGA技術80

5.3.1MAX7000 FPGA技術81

5.3.2Stratix Ⅲ FPGA系列83

5.3.3Hardcopy結構化ASIC系列91

5.4XilinxFPGA技術92

5.4.1Xilinx VirtexTM5 FPGA技術94

5.5Lattice FPGA系列102

5.5.1Latticeisp XPLD5000MX系列102

5.6Actel FPGA技術105

5.6.1ActelPro ASICPLUSFPGA技術105

5.6.2Actel 反熔絲SXFPGA技術106

5.7AtmelFPGA技術108

5.7.1AtmelAT40KFPGA技術108

5.7.2AtmelAT40KFPGA的重構技術109

5.8FPGA技術上的總思考109

參考文獻110

第6章FPGA實現詳解111

6.1引言111

6.2LUT的各種形式112

6.3可用的幾種存儲器115

6.4固定係數設計技術117

6.5分散式體系結構117

6.6折減係數乘法器120

6.6.1RCM的設計過程122

6.6.2FPGA的乘法器綜述125

6.7總結125

參考文獻126

第7章FPGA的快速DSP系統設計工具和流程127

7.1引言127

7.2FPGA系統設計的革新128

7.2.1時代一：定製膠合邏輯128

7.2.2時代二：中密度邏輯128

7.2.3時代三：分層級的SoC129

7.3FPGA DSP設計方法的必要條件129

7.4系統詳述131

7.4.1Petri網131

7.4.2進程網路和數據流131

7.4.3嵌入式多處理器軟體綜合132

7.4.4GEDAE133

7.5FPGA的IP核生成工具134

7.5.1圖解IP核發展途徑134

7.5.2Synplify DSP135

7.5.3基於C語言的迅速IP核設計136

7.5.4基於MATLAB的快速IP核設計136

7.5.5其他快速IP核設計137

7.6FPGA的系統級設計工具138

7.6.1Compaan138

7.6.2ESPAM138

7.6.3Daedalus140

7.6.4Koski140

7.7總結141

參考文獻142

第8章基於FPGA的DSP系統的架構由來144

8.1引言144

8.2DSP算法特點145

8.2.1算法特點的進一步描述146

8.3DSP算法的表示149

8.3.1SFG的描述149

8.3.2DFG的描述150

8.4FPGA上映射DSP系統的基礎151

8.4.1重定時152

8.4.2割集定理155

8.4.3延遲比例的套用156

8.4.4流水線周期的計算158

8.5並行運算162

8.6硬體共享164

8.6.1不摺疊164

8.6.2摺疊166

8.7FPGA中的套用170

8.8總結170

參考文獻171

第9章IRIS行為綜合工具172

9.1行為綜合工具的介紹172

9.2IRIS行為綜合工具174

9.2.1模組化設計過程175

9.3IRIS重定時177

9.3.1IRIS中重定時程式的實現178

9.4分層的設計方法181

9.4.1白盒分層的設計方法182

9.4.2從以前的綜合架構中提取處理器模型的自動化實現183

9.4.3IRIS中分層的電路實現187

9.4.4分層電路中流水線周期的計算188

9.4.5分層電路中的重定時技術190

9.5RIS硬體共享(調度算法)的實現193

9.6實例研究：自適應時延最小均方的實現201

9.6.1高速實現202

9.6.2按具體性能要求的硬體共享設計207

9.7總結210

參考文獻210

第10章FPGA的複雜DSP核的設計213

10.1可重用設計的動機214

10.2IP核215

10.3IP核的演變217

10.3.1運算庫218

10.3.2基本DSP功能220

10.3.3複雜的DSP功能221

10.3.4IP核的未來221

10.4可參數化（軟）IP核221

10.4.1適合IP開發的識別設計組件224

10.4.2確定IP核參數225

10.4.3針對FPGA技術的參數化特性的發展227

10.4.4簡單的FIR濾波器套用229

10.5IP核集成231

10.5.1設計問題232

10.5.2接口標準化和質量控制指標233

10.6ADPCM IP核的例子235

10.7FPGA的IP核239

10.8總結241

參考文獻241

第11章基於模型的異構FP