下拉電阻

基本概念

上拉概念

1、將一個不確定的信號，通過一個電阻與電源VCC相連，固定在高電平

2、上拉是對器件注入電流；灌電流

3、當一個接有上拉電阻的IO連線埠設定為輸入狀態時，它的常態為高電平。

下拉概念

1、將一個不確定的信號，通過一個電阻與地GND相連，固定在低電平

2、下拉是從器件輸出電流；拉電流

3、當一個接有下拉電阻的IO連線埠設定為輸入狀態時，它的常態為低電平

下拉電阻的主要作用是與上接電阻一起在電路驅動器關閉時給線路（節點）以一個固定的電平。

1、提高電壓準位：

a、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

b、OC門電路必須加上拉電阻，以提高輸出的高電平值。

2、加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

3、N/Apin防靜電、防干擾：在COMS晶片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。

同時管腳懸空就比較容易接受外界的電磁干擾。

4、電阻匹配，抑制反射波干擾：長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

5、預設空間狀態/預設電位：在一些 CMOS 輸入端接上或下拉電阻是為了預設預設電位。當你不用這些引腳的時候，這些輸入端下拉接 0 或上拉接 1。在I2C匯流排等匯流排上，空閒時的狀態是由上下拉電阻獲得

6、提高晶片輸入信號的噪聲容限：輸入端如果是高阻狀態，或者高阻抗輸入端處於懸空狀態，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。同樣如果輸出端處於被動狀態，需要加上拉或下拉，如輸出端僅僅是一個三極體的集電極。從而提高晶片輸入信號的噪聲容限增強抗干擾能力。

三極體發射極加上下拉電阻（Re）也就是圖上的R4是為了設定一個偏置電壓，也是負反饋電阻。這在輸入信號有交流時極其重要：如當溫度上升時，Ic將增大，導致Ie也會增大，那么在Re上的壓降也增大，

而Vbe=Vb-IeRe，Vb此時基本上被下拉電阻保持住，所以使Vbe減小，Vbe的減小，使Ib減小，結果牽制了Ic的增加，從而使Ic基本不變。這也是負反饋控制的原理。R1和R3是為了固定基極電壓。

右圖所示是下拉電阻電路》》》》》》

這是數字電路中的反相器，輸入端Ui通過下拉電阻R1接地，這樣在沒有高電平輸入時，可以使輸入端穩定地處於低電平狀態，防止了可能出現的高電平干擾使反相器誤動作。