一種自對準底柵薄膜電晶體及其製備方法

一種自對準底柵薄膜電晶體及其製備方法

《一種自對準底柵薄膜電晶體及其製備方法》是華南理工大學於2018年5月7日申請的專利,該專利公布號為CN108666223B,專利公布日為2021年6月15日,發明人是蘭林鋒、李育智、彭俊彪。

基本介紹

  • 中文名:一種自對準底柵薄膜電晶體及其製備方法 
  • 授權公告號:CN108666223B
  • 授權公告日:2021年6月15日
  • 申請號:2018104272554
  • 地址:510640廣東省廣州市天河區五山路381號
  • 申請日:2018.05.07
  • 發明人:蘭林鋒; 李育智; 彭俊彪
  • 專利權人:華南理工大學
  • 專利代理機構:北京科億智慧財產權代理事務所(普通合夥)11350
  • 代理人:趙蕊紅
國際專利分類號,對比檔案,專利摘要,

國際專利分類號

Int. Cl.
H01L21/34(2006.01)I; H01L21/44(2006.01)I; H01L29/417(2006.01)I; H01L29/423(2006.01)I; H01L29/786(2006.01)I; H01L51/40(2006.01)I; H01L51/05(2006.01)I

對比檔案

US 2009215222 A1,2009.08.27;  US 2014209850 A1,2014.07.31;  US 2014209850 A1,2014.07.31;  US 2014209850 A1,2014.07.31;  US 6204521 B1,2001.03.20;  US 6200835 B1,2001.03.13

專利摘要

一種自對準底柵薄膜電晶體及其製備方法,製備方法包括以下步驟:依次在襯底上沉積導電薄膜、絕緣體薄膜和圖案化的疏水聚合物薄膜;採用濕法刻蝕工藝,保留疏水聚合物薄膜覆蓋下的絕緣體薄膜和導電薄膜;再在疏水聚合物兩側沉積絕緣體薄膜、然後採用噴墨印刷工藝製備源漏電極;疏水聚合物被除去後,在柵介質層和源漏電極之上沉積半導體薄膜作為薄膜電晶體的有源層。本發明製備工藝簡單,成本低,能夠減少寄生效應,可套用於製備短溝道器件。

相關詞條

熱門詞條

聯絡我們