造成人們的預計與現實如此大差異的原因是,在積體電路工藝中,低介電常數材料必須滿足諸多條件,例如:足夠的機械強度(MECHANICAL strength)以支撐多層連線的架構、高楊氏係數(Young's modulus)、高擊穿電壓(breakdown voltage>4MV/cm)、低漏電(leakage current<10^(-9) at 1MV/cm)、高熱穩定性(thermal stability>450oC)、良好的粘合強度(adhesion strength)、低吸水性(low moisture uptake)、低薄膜應力(low film stress)、高平坦化能力(planarization)、低熱漲係數(coefficient of thermal expansion)以及與化學機械拋光工藝的兼容性(compatibility with CMP process)等等。能夠滿足上述特性的低介電常數材料並不容易獲得。例如,薄膜的介電常數與熱傳導係數往往就呈反比關係。因此,低介電常數材料本身的特性就直接影響到工藝集成的難易度。
在超大規模積體電路製造商中,TSMC、 Motorola、AMD以及NEC等許多公司為了開發90nm及其以下技術的研究,先後選用了套用材料公司(Applied Materials)的 Black Diamond 作為低介電常數材料。該材料採用PE-CVD技術[8] ,與現有積體電路生產工藝完全融合,並且引入BLOk薄膜作為低介電常數材料與金屬間的隔離層,很好的解決了上述提及的諸多問題,是已經用於積體電路商業化生產為數不多的低介電常數材料之一。