基本介紹
- 中文名：ad9852
- 屬於：高速晶片
- 小型：80管腳
- 時鐘頻率：300M赫茲
AD9852概述,引腳功能介紹,
AD9852概述
AD9852是近年推出的高速晶片，具有小型的80管腳表貼封裝形式，其時鐘頻率為300MHz，並帶有兩個12位高速正交D/A轉換器、兩個48位可程式頻率暫存器、兩個14位可程式相位移位暫存器、12位幅度調製器和可程式的波形開關鍵功能，並有單路FSK和BPSK數據接口，易產生單路線性或非線性調頻信號。當採用標準時鐘源時，AD9852可產生高穩定的頻率、相位、幅度可程式的正、餘弦輸出，可用作捷變頻本地振盪器和各種波形產生器。AD9852提供了48位的頻率解析度，相位量化到14位，保證了極高頻率解析度和相位分辯率，極好的動態性能。其頻率轉換速度可達每秒100×106個頻率點。在高速時鐘產生器套用中，可採用外接300MHz時鐘或外接低頻時鐘倍頻兩種方式，給電路板帶來了極大的方便，同時也避免了採用高頻時鐘帶來的問題。在AD9852晶片內部時鐘輸入端有4～20倍可程式參考時鐘鎖相倍頻電路，外部只需輸入一低頻參考時鐘60MHz，通過AD9852晶片內部的倍頻即可獲得300MHz內部時鐘。300MHz的外部時鐘也可以採用單端或差分輸入方式直接作為時鐘源。AD9852採用+3．3V供電，降低了器件的功耗。工作溫度範圍在－40°C～+85°C。
引腳功能介紹
D7—D0: Pin1—8，並行編程模式下的8位並行數據I/O口。
DVDD: Pin9,10,23,24,25,73,74,79,80，數字電路電源端，相對於數字地3.3V供電，3.135V—3.465V可保證設計指標。
DGND: Pinll,12,26,27,28,72,75,76,77,78，數字地。
AVDD: Pin31,32,37,38,44,50,54,60,65，模擬電路電源端，相對於模擬地3.3V供電，3.135V—3.465V可保證設計指標。電路設計時，應加強DVDD和AVDD之間的去藕，以防噪聲相互串擾。
AGND: Pin33,34,39,40,41,45,46,47,53,59,62,66,67，模擬地。
NC: Pin13,35,57,58,63，內部無連線的引腳，布線時可以懸空。
WRB/SCLK: Pin21，並行模式下的讀控制端，與串列模式時鐘信號輸入端復用。
RDB/CSB: Pin22，並行模式下的寫控制端，與串列模式片選端復用。
FSK/BPSK/HOLD: Pin29，多功能復用引腳。FSK工作模式下，低電平選擇頻率F1，高電平選F2; BPSK模式時，低電平選相位1，高電平選相位2 ; Chirp模式時，高電平使DDS輸出保持當前頻率。
SHAPED KEYING: Pin30，高電平使DDS輸出有一個調幅過程，若電路設計為低電平，DDS將沒有輸出。
VOUT: Pin36，高速比較器輸出端。
VINP: Pin42，比較器正電壓輸入端。
VINN: Pin43，比較器負電壓輸入端。
IOUTl: Pin48，餘弦DAC單極電流輸出端。
IOUTIB: Pin49，餘弦DAC單極電流互補輸出端。
IOUT2B : Pins 51，控制DAC單極電流互補輸出端。
IOUT2: Pin52，控制DAC單極電流輸出端。
DACBP: Pin55， DAC旁路電容連線端。從該連線埠串接一0.01 uF電容到AVDD可以改變SFDR性能。
DAC RSET: Pin56， DAC滿幅輸出設定:RSET=39.9/IouT。
PLL FILTER: Pin61，串接1.3k電阻和0.01 uF到AVDD(Pin60)，構成參考源倍頻PLL環路濾波器的零補償網路。
DIFF CLK: Pin64，差分時鐘使能端，高電平有效。AD9852的時鐘輸入有兩種方式:單端正弦輸入和差分輸入，具體採用哪一種方式，通過它來選擇。
REFCLKB: Pin68，差分時鐘的互補輸入端。
REFCLK: Pin69，單端時鐘信號輸入或差分時鐘的另一輸入端。
S/P SELECT: Pin70，編程模式選擇端。邏輯高選擇並行模式。
