本書是為高等學校電子信息類和其他相關專業而編寫的數字系統設計課程教材。本書共分為11章，主要內容包括數字邏輯基礎、可程式邏輯器件工藝和結構、Xilinx ISE設計流程、VHDL語言規範、Verilog HDL語言規範、基本數字邏輯單元HDL描述、基於HDL數字系統實現、數字系統高級設計技術、基於IP核數學系統實現、數模混合系統設計、軟核處理器PicoBlaze原理及套用。根據數字系統相關課程的教學要求和實際教學實踐體會，本書將傳統本科的數字電子技術、數字邏輯課程和基於HDL的複雜數字系統設計課程相融合，遵循循序漸進、由淺入深的原則，內容從最基礎的數字邏輯理論、組合邏輯和時序邏輯電路，到HDL語言和基於HDL語言的複雜數字系統設計。
基本介紹
- 書名：Xilinx FPGA數字設計：從門級到行為級雙重HDL描述（立體化教程）
- 作者：何賓
- ISBN：9787302366706
- 出版時間：2014.11.01
書籍信息,圖書目錄,
書籍信息
作者：何賓
定價：79元
印次：1-1
ISBN：9787302366706
出版日期：2014.11.01
印刷日期：2014.10.24
定價：79元
印次：1-1
ISBN：9787302366706
出版日期：2014.11.01
印刷日期：2014.10.24
圖書目錄
第1章數字邏輯基礎
1.1數字邏輯的發展史
1.2開關係統
1.2.10和1的概念
1.2.2開關係統的優勢
1.2.3電晶體作為開關
1.2.4半導體物理器件
1.2.5半導體邏輯電路
1.2.6邏輯電路符號描述
1.3半導體數字積體電路
1.3.1積體電路的發展
1.3.2積體電路構成
1.3.3積體電路版圖
1.4基本邏輯門電路分析
1.4.1基本邏輯門電路的描述
1.4.2邏輯門電路的傳輸特性
1.4.3基本邏輯門積體電路
1.4.4不同工藝邏輯門的連線
1.5邏輯代數理論
1.5.1邏輯代數中運算關係
1.5.2邏輯函式表達式
1.6邏輯表達式的化簡
1.6.1使用運算律化簡邏輯表達式
1.6.2使用卡諾圖化簡邏輯表達式
1.6.3不完全指定邏輯功能的化簡
1.6.4輸入變數的卡諾圖表示
1.7毛刺產生及消除
1.8數字碼制表示和轉換
1.8.1數字碼制表示
1.8.2數字碼制轉換
1.9組合邏輯電路
1.9.1編碼器
1.9.2解碼器
1.9.3碼轉換器
1.9.4數據選擇器
1.9.5數據比較器
1.9.6加法器
1.9.7減法器
1.9.8加法器/減法器
1.9.9乘法器
1.10時序邏輯電路
1.10.1時序邏輯電路類型
1.10.2時序邏輯電路特點
1.10.3基本SR鎖存器
1.10.4同步SR鎖存器
1.10.5D鎖存器
1.10.6D觸發器
1.10.7其他觸發器
1.10.8普通暫存器
1.10.9移位暫存器
1.10.10存儲器
1.11有限自動狀態機
1.11.1有限自動狀態機原理
1.11.2狀態圖表示及實現
1.11.3三位計數器
第2章可程式邏輯器件工藝和結構
2.1可程式邏輯器件發展歷史
2.2可程式邏輯器件工藝
2.3可程式邏輯器件結構
2.3.1PROM原理及結構
2.3.2PAL原理及結構
2.3.3PLA原理及結構
2.3.4CPLD原理及結構
2.3.5FPGA原理及結構
2.3.6CPLD和FPGA比較
2.4Xilinx可程式邏輯器件
2.4.1Xilinx CPLD晶片介紹
2.4.2Xilinx FPGA晶片介紹
2.4.3Xilinx PROM晶片介紹
第3章Xilinx ISE設計流程
3.1ISE設計套件介紹
3.2創建新的設計工程
3.3ISE開發平台主界面及功能
3.3.1Design（設計）面板
3.3.2Console（控制台）面板
3.3.3Workspace
3.4創建並添加新源檔案
3.5添加設計代碼
3.5.1Verilog HDL設計代碼的添加
3.5.2VHDL設計代碼的添加
3.6設計綜合
3.6.1Xilinx綜合工具功能
3.6.2設計綜合
3.7設計行為仿真
3.7.1為Verilog HDL設計添加測試向量
3.7.2為VHDL設計添加測試向量
3.7.3運行行為仿真
3.8添加引腳約束檔案
3.9設計實現
3.9.1運行設計實現工具
3.9.2查看布局布線結果
3.10布局布線後仿真
3.11產生比特流檔案
3.12下載比特流檔案到FPGA
3.13生成存儲器配置檔案並燒寫存儲器
3.13.1生成BPI存儲器配置檔案
3.13.2編程BPI檔案到BPI存儲器
第4章VHDL語言規範
4.1VHDL程式結構和配置
4.1.1VHDL程式結構框架
4.1.2VHDL實體
4.1.3VHDL結構體
4.1.4配置聲明
4.2VHDL語言描述風格
4.2.1行為描述
4.2.2數據流描述
4.2.3結構化描述
4.3VHDL語言要素
4.3.1字元集
4.3.2語言要素、分隔設定和分界符
4.3.3標識符
4.3.4抽象文字
4.3.5字元文字
4.3.6字元串文字
4.3.7比特字元串文字
4.3.8注釋
4.3.9保留字
4.3.10允許替換的字元
4.4VHDL設計資源共享
4.4.1庫的聲明和調用
4.4.2子程式和函式聲明
4.4.3函式體和子程式體
4.4.4子程式和函式重載
4.4.5解析函式
4.4.6包聲明
4.4.7包體
4.5VHDL類型
4.5.1標量類型
4.5.2複合類型
4.5.3訪問類型
4.5.4檔案類型
4.5.5保護類型
4.6VHDL聲明
4.6.1類型聲明
4.6.2子類型聲明
4.6.3對象
4.6.4屬性聲明
4.6.5元件聲明
4.6.6組模板聲明
4.6.7組聲明
4.7VHDL說明
4.7.1屬性說明
4.7.2配置說明
4.7.3斷開說明
4.8VHDL名字
4.8.1簡單名字
4.8.2選擇名字
4.8.3索引名字
4.8.4切片名字
4.8.5屬性名字
4.9VHDL表達式
4.9.1VHDL操作符
4.9.2VHDL運算元
4.10VHDL順序描述語句
4.10.1wait語句
4.10.2斷言和報告語句
4.10.3信號分配語句
4.10.4變數分配語句
4.10.5子程式調用語句
4.10.6if語句
4.10.7case語句
4.10.8loop語句
4.10.9next語句
4.10.10exit語句
4.10.11return語句
4.10.12null語句
4.11VHDL並發描述語句
4.11.1塊語句
4.11.2進程描述語句
4.11.3並行過程調用語句
4.11.4並行斷言語句
4.11.5並行信號分配語句
4.11.6元件例化語句
4.11.7生成語句
