VHDL入門與套用

《VHDL入門與套用》是2000年人民郵電出版社出版的圖書，作者是陳雪松、滕立中。本書較為系統地介紹了標準硬體描述語言VHDL，以及用VHDL進行半定製ASIC開發的基本流程﹑相關器件和軟體。

基本介紹

• 中文名：VHDL入門與套用
• 作者： 陳雪松、滕立中
• 出版社：人民郵電出版社
• I S B N：7115089507
• 出版日期：2000 年12月
• 開本：16開
• 頁碼：260
• 定價 ：￥32.00

圖書描述

全書分為三個部分：第一部分主要介紹了VHDL語言的基本語法知識和一些典型實例；第二部分介紹了兩個較為常用的VHDL開發工具軟體包MAX+plusⅡ和Quartus的使用；最後一部分介紹了半定製ASIC（包括FPGA和CPLD）開發的一些高級技巧及當今在這一領域的一些最新發展。

本書既闡述了基本語言知識與設計理論，又給出了設計的具體實例與工具介紹，內容翔實而不繁雜。特別適合從事電子系統硬體設計的工程技術人員學習參考，也可供大專院校相關專業作為教材使用。

圖書目錄

第1章 緒論

1.1 eda工具的歷史及現狀

1.2 硬體描述語言hdl

1.3 vhdl簡述

1.3.1 vhdl的誕生

1.3.2 vhdl語言特點

1.3.3 vhdl設計簡述

1.3.4 vhdl的結構體描述

1.4 一個簡單實例

1.5 小結

第2章 vhdl語言基礎

2.1 vhdl程式設計基本結構

2.1.1 實體聲明

2.1.2 結構體

2.1.3 配置

2.1.4 程式包

2.2 vhdl中的數據

2.2.1 標誌符

2.2.2 數據對象

2.2.3 vhdl數據類型

2.2.4 用戶自定義類型

2.2.5 類型聲明與子類型聲明的地方

2.3 vhdl中的表達式

2.3.1 操作符

2.3.2 運算元

2.4 小結

第3章 vhdl中的描述語句

3.1 順序描述語句

3.1.1 對象與賦值語句

3.1.2 變數賦值與信號賦值

3.1.3 if語句

3.1.4 case語句

3.1.5 loop語句

3.1.6 子程式

3.1.7 return語句

3.1.8 wait語句

3.1.9 null語句

3.2 並行描述語句

3.2.1 進程語句

3.2.2 塊語句

3.2.3 順序描述語句的並行版本

3.2.4 組件例化語句

3.2.5 生成語句

3.3 子程式

3.3.1 子程式聲明

3.3.2 子程式主體

3.3.3 子程式重載

3.3.4 決斷函式

3.4 小結

第4章 編程實例

4.1 編碼器

4.2 解碼器

4.3 加法器

4.4 暫存器

4.5 移位暫存器

4.6 計數器

4.7 串並轉換器

4.8 並串轉換器

4.9 存儲器的實現和套用

4.10 信號發生器

4.11 更為複雜的信號發生器

4.12 序列計數器

4.13 一個具有層次化的設計示例----微處理器

4.13.1 am2901結構簡介

4.13.2 為am2901建立一個程式包

4.13.3 am2901功能設計

4.13.4 am2901頂層數據包

4.13.5 am2901頂層實體

4.14 小結

第5章 max+plusⅡ及其套用

5.1 max+plusⅡ簡介與套用例解

5.2 安裝max+plusⅡ 9.4

5.3 啟動max+plusⅡ

5.4 感性認識----編寫一個計數器counter

5.4.1 建立vhdl語言的設計輸入檔案

5.4.2 建立工程

5.4.3 設定編譯選項，編譯綜合工程

5.4.4 仿真

5.4.5 器件編程

5.5 利用altera公司的庫快速生成程式

5.6 小結

第6章 quartus及其套用

6.1 quartus 2000.02 版軟體包

6.2 安裝quartus 2000.02

6.3 感性認識----編寫一個除法小程式

6.3.1 使用嚮導建立工程divide

6.3.2 建立設計輸入檔案divider.vhd

6.3.3 設定編譯選項

6.3.4 編譯檔案

6.3.5 編輯波形仿真檔案

6.3.6 進行仿真並分析結果

6.4 除法器電路的一些改進

6.5 quartus中altera庫函式

6.5.1 直接調用方式

6.5.2 使用quartus的megawizard plus_in manager

6.6 小結

第7章 vhdl編程指南

7.1 一些相關設計理論

7.1.1 使用自頂向下的系統級設計方法

7.1.2 使用狀態機的設計方法

7.1.3 使用流水線的設計方法

7.2 設計中的一些重要概念

7.2.1 組合邏輯和時序邏輯

7.2.2 latch和flip_flop

7.2.3 資源庫的使用

7.2.4 片記憶體儲器ram的使用

7.2.5 高阻狀態設定

7.3 可程式邏輯器件cpld和fpga

7.3.1 cpld簡介

7.3.2 fpga簡介

7.4 小結

附錄a vhdl保留字

附錄b 部分fpga廠家名錄

附錄c eda工具軟體一覽表

c.1 vhdl編輯軟體一覽表

c.2 rtl級綜合工具軟體一覽表

c.3 vhdl仿真工具軟體一覽表

c.4 fpga編程軟體一覽表

附錄d 預定義的程式包

d.1 std_logic_1164程式包

d.2 std_logic_arith程式包

d.3 std_logic_unsigned程式包

d.4 std_logic_signed程式包

附錄e vhdl語法的bnf範式表示

參考文獻

後 記