圖書內容,目錄,
圖書內容
本書全面而詳細地介紹了TMS320DM642的硬體原理、軟硬體開發與系統設計。內容包括TMS320DM642的基本特性、硬體結構、片內外設、視頻接口、軟體開發與代碼最佳化、高速數位訊號處理系統設計方法，以及以DM642為核心的圖像處理系統開發實例。
本書根據作者多年的研發經驗，給出了實際研發的原理圖和工程實例，重點解決套用設計中的問題，並解析了高速數位訊號處理系統設計中遇到的難點和解決方法。本書內容豐富新穎，所舉實例具有典型性，具有較強的實用性與指導性，可作為各類工科院校電子信息類等專業的研究生、本科生學習高速DSP套用開發的教材，也可供從事DSP套用設計開發的工程技術人員參考。
目錄
第1章 概述 1
1.1 DSP概述 1
1.1.1 DSP的發展歷程 1
1.1.2 DSP晶片的分類 2
1.1.3 DSP晶片特點 2
1.1.4 性能指標 4
1.2 TI公司DSP晶片 5
1.2.1 TMS320C2000系列 5
1.2.2 TMS320C5000系列 6
1.2.3 TMS320C6000系列 7
1.3 TMS320DM642處理器 10
1.3.1 DM642概述 10
1.3.2 DM642片上資源 12
1.3.3 DM642的套用領域 13
第2章 硬體結構 14
2.1 CPU結構 14
2.1.1 中央處理單元CPU 14
2.1.2 CPU數據通路與控制 15
2.2 存儲空間分配 20
2.2.1 片記憶體儲器 20
2.2.2 存儲器空間映射 21
2.3 片內外設概述 22
第3章 中斷控制 27
3.1 中斷類型和中斷信號 27
3.2 中斷服務表（IST） 28
3.2.1 中斷服務取指包（ISFP） 28
3.2.2 中斷服務表指針暫存器（ISTP） 30
3.3 中斷控制暫存器 30
3.4 中斷性能和編程注意事項 33
3.4.1 中斷捕獲和處理 33
3.4.2 中斷性能 34
3.4.3 中斷編程注意事項 34
3.5 中斷選擇器和外部中斷 36
3.5.1 DM642可用的中斷源 37
3.5.2 中斷選擇暫存器 37
第4章 外部存儲器接口（EMIF） 39
4.1 概述 39
4.2 EMIF暫存器 41
4.2.1 全局控制暫存器（GBLCTL） 41
4.2.2 EMIF CE空間控制暫存器（CExCTL） 43
4.2.3 EMIF CE空間第二控制暫存器（CExSEC） 43
4.2.4 SDRAM控制暫存器（SDCTL） 44
4.2.5 SDRAM時序暫存器（SDTIM） 45
4.2.6 SDRAM擴展暫存器（SDEXT） 46
4.3 存儲器寬度和位元組對齊 47
4.4 SDRAM接口 48
4.4.1 SDRAM初始化 50
4.4.2 C64x頁面邊界監測 51
4.4.3 地址移位 51
4.4.4 SDRAM刷新 53
4.4.5 SDRAM自刷新模式 53
4.4.6 模式暫存器的設定 54
4.4.7 時序要求 55
4.4.8 SDRAM休眠（DCAB和DEAC） 56
4.4.9 激活（ACTV） 57
4.4.10 SDRAM讀 58
4.4.11 SDRAM寫 58
4.5 SBSRAM接口 59
4.5.1 SBSRAM讀 60
4.5.2 SBSRAM寫 60
4.6 可程式同步接口 61
4.6.1 ZBT SRAM接口 62
4.6.2 同步FIFO接口 63
4.7 異步接口 65
4.7.1 可程式ASRAM參數 66
4.7.2 異步讀操作 66
4.7.3 異步寫操作 67
4.7.4 輸入準備 68
4.8 外圍設備數據傳輸接口（PDT） 68
4.9 復位EMIF 70
4.10 HOLD接口 70
4.11 存儲器請求優先權 70
4.12 寫EMIF暫存器時的邊界條件 71
4.13 時鐘輸出使能 71
4.14 EMIF配置實例 72
第5章 EDMA控制器 74
4.4.7 時序要求 55
4.4.8 SDRAM休眠（DCAB和DEAC） 56
4.4.9 激活（ACTV） 57
4.4.10 SDRAM讀 58
4.4.11 SDRAM寫 58
4.5 SBSRAM接口 59
4.5.1 SBSRAM讀 60
4.5.2 SBSRAM寫 60
4.6 可程式同步接口 61
4.6.1 ZBT SRAM接口 62
4.6.2 同步FIFO接口 63
4.7 異步接口 65
4.7.1 可程式ASRAM參數 66
4.7.2 異步讀操作 66
4.7.3 異步寫操作 67
4.7.4 輸入準備 68
4.8 外圍設備數據傳輸接口（PDT） 68
4.9 復位EMIF 70
4.10 HOLD接口 70
4.11 存儲器請求優先權 70
4.12 寫EMIF暫存器時的邊界條件 71
4.13 時鐘輸出使能 71
4.14 EMIF配置實例 72
第5章 EDMA控制器 74
5.1 概述 74
5.2 事件處理和EDMA控制暫存器 76
5.3 傳輸參數與參數RAM 77
5.3.1 參數RAM（PaRAM） 77
5.3.2 EDMA傳輸參數入口 78
5.3.3 EDMA傳輸參數 79
5.4 EDMA傳輸分類 81
5.4.1 一維傳輸 81
5.4.2 二維傳輸 83
5.5 單元大小和對齊 84
5.6 EDMA的傳輸操作 85
5.6.1 EDMA傳輸啟動 85
5.6.2 傳輸計數與地址更新 87
5.6.3 EDMA傳輸連結 88
5.6.4 EDMA傳輸的終止 89
5.7 EDMA中斷的產生 90
5.8 事件連結EDMA通道 92
5.9 C64x外圍設備傳輸 94
5.10 資源仲裁與優先權處理 94
5.11 EDMA性能 95
5.12 快速DMA（QDMA） 96
5.12.1 QDMA暫存器 96
5.12.2 QDMA的性能 97
5.12.3 QDMA阻塞與優先權 98
5.13 EDMA套用實例 98
第6章 視頻連線埠/VCXO內插控制口 100
6.1 概述 100
5.2 事件處理和EDMA控制暫存器 76
5.3 傳輸參數與參數RAM 77
5.3.1 參數RAM（PaRAM） 77
5.3.2 EDMA傳輸參數入口 78
5.3.3 EDMA傳輸參數 79
5.4 EDMA傳輸分類 81
5.4.1 一維傳輸 81
5.4.2 二維傳輸 83
5.5 單元大小和對齊 84
5.6 EDMA的傳輸操作 85
5.6.1 EDMA傳輸啟動 85
5.6.2 傳輸計數與地址更新 87
5.6.3 EDMA傳輸連結 88
5.6.4 EDMA傳輸的終止 89
5.7 EDMA中斷的產生 90
5.8 事件連結EDMA通道 92
5.9 C64x外圍設備傳輸 94
5.10 資源仲裁與優先權處理 94
5.11 EDMA性能 95
5.12 快速DMA（QDMA） 96
5.12.1 QDMA暫存器 96
5.12.2 QDMA的性能 97
5.12.3 QDMA阻塞與優先權 98
5.13 EDMA套用實例 98
第6章 視頻連線埠/VCXO內插控制口 100
6.1 概述 100
