PCI Express 體系結構導讀

PCI Express 體系結構導讀講述了與PCI及PCI Express匯流排相關的最為基礎的內容，並介紹了一些必要的、與PCI匯流排相關的處理器體系結構知識，這也是《PCI Express 體系結構導讀》的重點所在。

基本介紹

• 書名：PCI Express 體系結構導讀
• ISBN：9787111298229
• 頁數：443頁
• 出版社：機械工業出版社
• 出版時間：2010年3月1日
• 裝幀：平裝
• 開本：16

內容簡介

《PCI Express 體系結構導讀》講述了與PCI及PCI Express匯流排相關的最為基礎的內容，並介紹了一些必要的、與PCI匯流排相關的處理器體系結構知識，這也是《PCI Express 體系結構導讀》的重點所在。深入理解處理器體系結構是理解PCI與PCI Express匯流排的重要基礎。

讀者通過對《PCI Express 體系結構導讀》的學習，可超越PCI與PCI Express匯流排自身的內容，理解在一個通用處理器系統中局部匯流排的設計思路與實現方法，從而理解其他處理器系統使用的局部匯流排。

《PCI Express 體系結構導讀》適用於希望多了解一些硬體的軟體工程師，以及希望多了解一些軟體的硬體工程師，也可供電子工程和計算機類的研究生自學參考。

目錄

序

前言

第Ⅰ篇 PCI體系結構概述

第1章 PCI匯流排的基本知識

1.1 PCI匯流排的組成結構

1.1.1 HOST主橋

1.1.2 PCI匯流排

1.1.3 PCI設備

1.1.4 HOST處理器

1.1.5 PCI匯流排的負載

1.2 PCI匯流排的信號定義

1.2.1 地址和數據信號

1.2.2 接口控制信號

1.2.3 仲裁信號

1.2.4 中斷請求等其他信號

1.3 PCI匯流排的存儲器讀寫匯流排事務

1.3.1 PCI匯流排事務的時序

1.3.2 Posted和NonPosted傳送方式

1.3.3 HOST處理器訪問PCI設備

1.3.4 PCI設備讀寫主存儲器

1.3.5 Delayed傳送方式

1.4 PCI匯流排的中斷機制

1.4.1 中斷信號與中斷控制器的連線關係

1.4.2 中斷信號與PCI匯流排的連線關係

1.4.3 中斷請求的同步

1.5 PCIX匯流排簡介

1.5.1 Split匯流排事務

1.5.2 匯流排傳送協定

1.5.3 基於數據塊的突發傳送

1.6 小結

第2章 PCI匯流排的橋與配置

2.1 存儲器域與PCI匯流排域

2.1.1 CPU域、DRAM域與存儲器域

2.1.2 PCI匯流排域

2.1.3 處理器域

2.2 HOST主橋

2.2.1 PCI設備配置空間的訪問機制

2.2.2 存儲器域地址空間到PCI匯流排域地址空間的轉換

2.2.3 PCI匯流排域地址空間到存儲器域地址空間的轉換

2.2.4 x86處理器的HOST主橋

2.3 PCI橋與PCI設備的配置空間

2.3.1 PCI橋

2.3.2 PCIAgent設備的配置空間

2.3.3 PCI橋的配置空間

2.4 PCI匯流排的配置

2.4.1 Type01h和Type00h配置請求

2.4.2 PCI匯流排配置請求的轉換原則

2.4.3 PCI匯流排樹Bus號的初始化

2.4.4 PCI匯流排Device號的分配

2.5 非透明PCI橋

2.5.1 Intel 21555中的配置暫存器

2.5.2 通過非透明橋片進行數據傳遞

2.6 小結

第3章 PCI匯流排的數據交換

3.1 PCI設備BAR空間的初始化

3.1.1 存儲器地址與PCI匯流排地址的轉換

3.1.2 PCI設備BAR暫存器和PCI橋Base、Limit暫存器的初始化

3.2 PCI設備的數據傳遞

3.2.1 PCI設備的正向解碼與負向解碼

3.2.2 處理器到PCI設備的數據傳送

3.2.3 PCI設備的DMA操作

3.2.4 PCI橋的Combining、Merging和Collapsing

3.3 與Cache相關的PCI匯流排事務

3.3.1 Cache一致性的基本概念

3.3.2 PCI設備對不可Cache的存儲器空間進行DMA讀寫

3.3.3 PCI設備對可Cache的存儲器空間進行DMA讀寫

3.3.4 PCI設備進行DMA寫時發生Cache命中

3.3.5 DMA寫時發生Cache命中的最佳化

3.4 預讀機制

3.4.1 指令預讀

3.4.2 數據預讀

3.4.3 軟體預讀

3.4.4 硬體預讀

3.4.5 PCI匯流排的預讀機制

3.5 小結

第Ⅱ篇 PCIE xpress體系結構概述

第4章 PCIe匯流排概述

4.1 PCIe匯流排的基礎知識

4.1.1 端到端的數據傳遞

4.1.2 PCIe匯流排使用的信號

4.1.3 PCIe匯流排的層次結構

4.1.4 PCIe鏈路的擴展

4.1.5 PCIe設備的初始化

4.2 PCIe體系結構的組成部件

4.2.1 基於PCIe架構的處理器系統

4.2.2 RC的組成結構

4.2.3 Switch

4.2.4 VC和連線埠仲裁

4.2.5 PCIe_t0.PCI/PCI.x橋片

4.3 PCIe設備的擴展配置空間

4.3.1 Power Management Capability結構

4.3.2 PCI Express CapaJbility結構

4.3.3 PCI Express Extended Capabilities結構

4.4 小結

第5章 Montevilna的MCH和ICH

5.1 PCI匯流排0的Device0設備

5.1.1 EPBAR暫存器

5.1.2 MCHBAR暫存器

5.1.3 其他暫存器

5.2 Montevina平台的存儲器空間的組成結構

5.2.1 Legacy地址空間

5.2.2 DRAM域

5.2.3 存儲器域

5.3 存儲器域的PCI匯流排地址空間

5.3.1 PCI設備使用的地址空間

5.3.2 PCIe匯流排的配置空間

5.4 小結

第6章 PCIe匯流排的事務層

6.1 TLP的格式

6.1.1 通用TLP頭的Fmt欄位和Type欄位

6.1.2 TC欄位

6.1.3 Attr欄位

6.1.4 通用TLP頭中的其他欄位

6.2 FLP的路由

6.2.1 基於地址的路由

6.2.2 基於ID的路由

6.2.3 隱式路由

6.3 存儲器、I/O和配置讀寫請求TLP

6.3.1 存儲器讀寫請求TLP

6.3.2 完成報文

6.3.3 配置讀寫請求TLP

6.3.4 訊息請求報文

6.3.5 PCIe匯流排的原子操作

6.3.6 TLP Processing Hint

6.4 TLP中與數據負載相關的參數

6.4.1 Max-Payload-Size參數

6.4.2 Max-Read-Request-Size參數

6.4.3 RCB參數

6.5 小結

第7章 PCIe匯流排的數據鏈路層與物理層

7.1 數據鏈路層的組成結構

7.1.1 數據鏈路層的狀態

7.1.2 事務層如何處理DL_Down和DL_Up狀態

7.1.3 DLLP的格式

7.2 ACK/NAK協定

7.2.1 傳送端如何使用ACK/NAK協定

7.2.2 接收端如何使用ACK/NAK協定

7.2.3 數據鏈路層傳送報文的順序

7.3 物理層簡介

7.3.1 PCIe鏈路的差分信號

7.3.2 物理層的組成結構

7.3.3 8/10b編碼與解碼

7.4 小結

第8章 PCIe匯流排的鏈路訓練與電源管理

8.1 PCIe鏈路訓練簡介

8.1.1 鏈路訓練使用的字元序列

8.1.2 Electrical Idle狀態

8.1.3 Receivel Detect識別邏輯

8.2 LTSSM狀態機

8.2.1 Detect狀態

8.2.2 Polling狀態

8.2.3 Configuration狀態

8.2.4 Recovery狀態

8.2.5 LTSSM的其他狀態

8.3 PCIe匯流排的ASPM

8.3.1 與電源管理相關的鏈路狀態

8.3.2 IJD狀態

8.3.3 LDs狀態

8.3.4 L1狀態

8.3.5 L2狀態

8.4 PCIPM機制

8.4.1 PCIe設備的D-State

8.4.2 D-State的狀態遷移

8.5 小結

第9章 流量控制

9.1 流量控制的基本原理

9.1.1 Rate-Based流量控制

9.1.2 Credit-Based流量控制

9.2 Credit-Based機制使用的算法

9.2.1 N123算法和N123+算法

9.2.2 N23算法

9.2.3 流量控制機制的緩衝管理

9.3 PCIe匯流排的流量控制

9.3.1 PCIe匯流排流量控制的快取管理

9.3.2 Current節點的Credit

9.3.3 VC的初始化

9.3.4 PCIe設備如何使用FCF

9.4 小結

第10章 MSI和MSI-×中斷機制

10.1 MSI/MSI-X Capability結構

10.1.1 MSI Capability結構

10.1.2 MSI-X Capability結構

10.2 PowerPC處理器如何處理MSI中斷請求

10.2.1 I中斷機制使用的暫存器

10.2.2 系統軟體如何初始化PCIe設備的MSI Capability結構

10.3 x86處理器如何處理MSI-X中斷請求

10.3.1 Message Address欄位和Message Data欄位的格式

10.3.2 FSB Interrupt Message匯流排事務

10.4 小結

第11章 PCI/PCIe匯流排的序

11.1 生產/消費者模型

11.1.1 生產/消費者的工作原理

11.1.2 生產/消費者模型在PCI/PCIe匯流排中的實現

11.2 PCI匯流排的死鎖

11.2.1 緩衝管理引發的死鎖

11.2.2 數據傳送序引發的死鎖

11.3 PCI匯流排的序

11.3.1 PCI匯流排序的通用規則

11.3.2 Delayed匯流排事務的傳送規則

11.3.3 PCI匯流排事務通過PCI橋的順序

11.3.4 LOCK，Delayed和Posted匯流排事務間的關係

11.4 PCIe匯流排的序

11.4.1 TLP傳送的序

11.4.2 ID-Base Ordering

11.4.3 MSI報文的序

11.5 小結

第12章 PCIe匯流排的套用

12.1 Capric卡的工作原理

12.1.1 BAR空間

12.1.2 Capric卡的初始化

12.1.3 DMA寫

12.1.4 DMA讀

12.1.5 中斷請求

12.2 Capric卡的數據傳遞

12.2.1 DMA寫使用的TLP

12.2.2 DMA讀使用的TLP

12.2.3 Capric卡的中斷請求

12.3 基於PCIe匯流排的設備驅動

12.3.1 Caprie卡驅動程式的載入與卸載

12.3.2 Caprie卡的初始化與關閉

12.3.3 Capric卡的DMA讀寫操作

12.3.4 Capric卡的中斷處理

12.3.5 存儲器地址到PCI匯流排地址的轉換

12.3.6 存儲器與Cache的同步

12.4 Capric卡的延時與頻寬

12.4.1 TLP的傳送開銷

12.4.2 PCIe設備的DMA讀寫延時

12.4.3 Capric卡的最佳化

12.5 小結

第13章 PCIe匯流排與虛擬化技術

13.1 I0MMU

13.1.1 IOMMU的工作原理

13.1.2 IA處理器的VT-d

13.1.3 AMD處理器的IOMMU

13.2 ATS（Address Translation Services）

13.2.1 TLP的AT欄位

13.2.2 地址轉換請求

13.2.3 Invalidate ATC

13.3 SR.1 0V與MR-IOV

13.3.1 SR-IOV技術

13.3.2 MR-IOV技術

13.4 小結

第Ⅲ篇 Linux與PCI匯流排

第14章 Linux PCI的初始化過程

14.1 Linuxx86對PCI匯流排的初始化

14.1.1 pcibus_class_init與pci_driver_init

……

第15章 LinuxPCI的中斷處理

參考文獻