基本介紹
- 中文名：Makefile
- 類屬：腳本
- 所屬領域：計算機
- 套用領域：linux作業系統
定義,自動化編譯,主要功能,
定義
Linux 環境下的程式設計師如果不會使用GNU make來構建和管理自己的工程，應該不能算是一個合格的專業程式設計師，至少不能稱得上是 Unix程式設計師。在 Linux（unix ）環境下使用GNU 的make工具能夠比較容易的構建一個屬於你自己的工程，整個工程的編譯只需要一個命令就可以完成編譯、連線以至於最後的執行。不過這需要我們投入一些時間去完成一個或者多個稱之為Makefile 檔案的編寫。
所要完成的Makefile 檔案描述了整個工程的編譯、連線等規則。其中包括：工程中的哪些源檔案需要編譯以及如何編譯、需要創建哪些庫檔案以及如何創建這些庫檔案、如何最後產生我們想要的執行檔。儘管看起來可能是很複雜的事情，但是為工程編寫Makefile 的好處是能夠使用一行命令來完成“自動化編譯”，一旦提供一個（通常對於一個工程來說會是多個）正確的 Makefile。編譯整個工程你所要做的唯一的一件事就是在shell 提示符下輸入make命令。整個工程完全自動編譯，極大提高了效率。
make是一個命令工具，它解釋Makefile 中的指令（應該說是規則）。在Makefile檔案中描述了整個工程所有檔案的編譯順序、編譯規則。Makefile 有自己的書寫格式、關鍵字、函式。像C 語言有自己的格式、關鍵字和函式一樣。而且在Makefile 中可以使用系統shell所提供的任何命令來完成想要的工作。Makefile（在其它的系統上可能是另外的檔案名稱）在絕大多數的IDE 開發環境中都在使用，已經成為一種工程的編譯方法。
例子：（一個相對複雜的例子，嵌入式編程中經常用到的，詳細情況請參考 嵌入式linux套用開發完全手冊）
src := $(shell ls *.c) /*把當前目錄下所有c原始碼賦給變數src*/objs := $(patsubst %.c,%.o,$(src)) /*調用makefile 中的函式patsubst, 用.o檔案代替.c檔案*/test: $(objs) gcc -o $@ $^%.o:%.c gcc -c -o $@ $<clean: rm -f test *.o
上述Makefile中的“$@", "$^", "$<" 稱為自動變數。
自動化編譯
makefile帶來的好處就是——“自動化編譯”，一旦寫好，只需要一個make命令，整個工程完全自動編譯，極大的提高了軟體開發的效率。make是一個命令工具，是一個解釋makefile中指令的命令工具，一般來說，大多數的IDE都有這個命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。可見，makefile都成為了一種在工程方面的編譯方法。
主要功能
在 UNIX 系統中，習慣使用 Makefile 作為 makefile 檔案。如果要使用其他檔案作為 makefile，則可利用類似下面的 make 命令選項指定 makefile 檔案：
make命令
$ make -f Makefile.debug
例如，一個名為prog的程式由三個C源檔案filea.c、fileb.c和filec.c以及庫檔案LS編譯生成，這三個檔案還分別包含自己的頭檔案a.h 、b.h和c.h。通常情況下，C編譯器將會輸出三個目標檔案filea.o、fileb.o和filec.o。假設filea.c和fileb.c都要聲明用到一個名為defs的檔案，但filec.c不用。即在filea.c和fileb.c里都有這樣的聲明：
Makefile檔案工程樣例
Makefile檔案工程樣例#include "defs"
那么下面的文檔就描述了這些檔案之間的相互聯繫:
0 #It is a example for describing makefile 注釋行
1 prog : filea.o fileb.o filec.o #指定prog由三個目標檔案filea.o、fileb.o和filec.o連結生成
2 cc filea.o fileb.o filec.o -LS -o prog #如何從prog所依賴的檔案建立執行檔
3 filea.o : filea.c a.h defs #指定filea.o目標檔案，以及它們所依賴的.c和.h檔案以及defs檔案
4 cc -c filea.c #如何從目標所依賴的檔案建立目標，即如何從filea.c建立filea.o
5 fileb.o : fileb.c b.h defs #指定fileb.o目標檔案，以及它們所依賴的.c和.h檔案以及defs檔案
6 cc -c fileb.c #如何從目標所依賴的檔案建立目標,即如何從fileb.c建立fileb.o
7 filec.o : filec.c c.h #指定filec.o目標檔案，以及它們所依賴的.c和.h檔案
8 cc -c filec.c #如何從目標所依賴的檔案建立目標,即如何從filec.c建立filec.o
這個描述文檔就是一個簡單的makefile檔案。我們針對上例的代碼方面進行一些基礎性說明：CC 是一個全局變數，它指定你的Makefile所用的編譯器，一般默認是gcc；.o檔案是unix下的中間代碼目標檔案，就如同在windows下的.obj檔案一樣，在unix下生成.o檔案的過程叫編譯（compile），將無數.o檔案集合生成執行檔的過程叫連結（link）；有時會在unix界面下看到.a檔案，那是Archive File，相當於windows下的庫檔案Library File，.a檔案作用是：由於源檔案太多（上例是指.c和.h檔案過多），編譯生成的中間目標檔案（.o檔案）太多，而在連結時需要明顯地指出中間目標檔案名稱，這對於編譯很不方便，所以，我們要給中間目標檔案打個包，這個包就是.a檔案。
Makefile檔案準備好之後，接著在Makefile檔案所在的目錄下敲入make這個命令就可以了，根據Makefile檔案，以告訴make命令需要怎么樣的去編譯和連結目標程式。
規則
讓我們先來粗略地看一看Makefile的規則。
target ... : prerequisites ...
command
...
...
目標：依賴
執行指令 ...
target也就是一個目標檔案，可以是Object File，也可以是執行檔案。還可以是一個標籤（Label）。
① prerequisites就是，要生成那個target所需要的檔案或是目標。
② command也就是make需要執行的命令。（任意的Shell命令）
這是一個檔案的依賴關係，也就是說，target這一個或多個的目標檔案依賴於prerequisites中的檔案，其生成規則定義在command中。說白一點就是說，prerequisites中如果有一個以上的檔案比target檔案要新的話，command所定義的命令就會被執行(command一定要以Tab鍵開始，否則編譯器無法識別command），減少重複編譯，提高了其軟體工程管理效率。
檔案定義與命令
Makefile檔案作為一種描述文檔一般需要包含以下內容:
命令行中執行makefile
命令行中執行makefile◆宏定義◆ 源檔案之間的相互依賴關係
◆ 可執行的命令
Makefile中允許使用簡單的宏指代源檔案及其相關編譯信息，在Linux中也稱宏為變數。在引用宏時只需在變數前加$符號，但值得注意的是，如果變數名的長度超過一個字元，在引用時就必須加圓括弧（）。
有效的宏引用
$(CFLAGS)
$Z
$(Z)
其中最後兩個引用是完全一致的。
需要注意的是一些宏的預定義變數，在Unix系統中，$*、$@、$?和$<四個特殊宏的值在執行命令的過程中會發生相應的變化，而在GNU make中則定義了更多的預定義變數。關於預定義變數的詳細內容，宏定義的使用可以使我們脫離那些冗長乏味的編譯選項，為編寫makefile檔案帶來很大的方便。
# Define a macro for the object files
OBJECTS= filea.o fileb.o filec.o
# Define a macro for the library file
LIBES= -LS
# use macros rewrite makefile
prog: $(OBJECTS)
cc $(OBJECTS) $(LIBES) -o prog
……---------------------------------------------------------
此時如果執行不帶參數的make命令，將連線三個目標檔案和庫檔案LS；但是如果在make命令後帶有新的宏定義：
make "LIBES= -LL -LS" #如何實現？
則命令行後面的宏定義將覆蓋makefile檔案中的宏定義。若LL也是庫檔案，此時make命令將連線三個目標檔案以及兩個庫檔案LS和LL。
在Unix系統中沒有對常量NULL作出明確的定義，因此我們要定義NULL字元串時要使用下述宏定義：
STRINGNAME= //這裡有待考證
makefile 中的變數（宏）
GNU 的 make 工具除提供有建立目標的基本功能之外，還有許多便於表達依賴性關係
以及建立目標的命令的特色。其中之一就是變數或宏的定義能力。如果你要以相同的編譯
選項同時編譯十幾個 C 源檔案，而為每個目標的編譯指定冗長的編譯選項的話，將是非
常乏味的。但利用簡單的變數定義，可避免這種乏味的工作：
# Define macros for name of compiler
CC = gcc
# Define a macr o for the CC flags
CCFLAGS = -D_DEBUG -g -m486
# A rule for building a object file
test.o: test.c test.h
$(CC) -c $(CCFLAGS) test.c
在上面的例子中，CC 和 CCFLAGS 就是 make 的變數。GNU make 通常稱之為變數，
而其他 UNIX 的 make 工具稱之為宏，實際是同一個東西。在 makefile 中引用變數的值
時，只需變數名之前添加 $ 符號，如上面的 $(CC) 和 $(CCFLAGS)。
GNU make 有許多預定義的變數，這些變數具有特殊的含義，可在規則中使用。表 13-2
給出了一些主要的預定義變數，除這些變數外，GNU make 還將所有的環境變數作為自己
的預定義變數。
表 13-2 GNU make 的主要預定義變數
預定義變數
含義
$*
不包含擴展名的目標檔案名稱稱。
$+
所有的依賴檔案，以空格分開，並以出現的先後為序，可能包含重複的依賴檔案。
$<
第一個依賴檔案的名稱。
$?
所有的依賴檔案，以空格分開，這些依賴檔案的修改日期比目標的創建日期晚。
$@
目標的完整名稱。
$^
所有的依賴檔案，以空格分開，不包含重複的依賴檔案。
$%
如果目標是歸檔成員，則該變數表示目標的歸檔成員名稱。例如，如果目標名稱為
(image.o)，則 $@ 為 ，而 $% 為 image.o。
AR
歸檔維護程式的名稱，默認值為 ar。
ARFLAGS
