Libero 集成設計環境 (IDE) 是Actel針對其所有FPGA設計的一套完備的軟體工具套件。
基本介紹
- 軟體名稱：Libero
- 開發商：ACTEL
- 軟體平台：WIN32
- 軟體語言：英語
開發軟體,軟體特點,
開發軟體
Libero 集成設計環境 (IDE) 是Actel針對其所有FPGA設計的一套完備的軟體工具套件。Libero IDE能快速有效地管理整個設計流程，從設計、綜合和仿真，到基礎規劃、布局布線、時序約束和分析、功率分析以及程式檔案生成。Libero的第二代智慧型設計工具SmartDesign為輕鬆創建完整的、基於簡單和複雜處理器的系統級晶片 (SoC) 設計提供了有效的方法。要了解有關SmartDesign的更多信息，請訪問SmartDesign 網頁 (英文)。
Libero IDE針對Actel的低功耗 Flash FPGA系列產品 (包括IGLOO、ProASIC3L及低功耗FPGA系列的最新成員 IGLOO PLUS) 提供全面的功率最佳化和分析工具。
Libero IDE 提供來自Mentor Graphics、SynaptiCAD和 Synplicity等領先EDA廠商的最新及最佳FPGA開發工具。這些工具與Actel開發的工具相結合，可讓用戶快速輕鬆地管理Actel FPGA設計。Libero IDE具有直觀的用戶界面及功能強大的設計管理器，可引導用戶完成設計過程、組織設計檔案及實現不同開發工具間的無縫銜接交換。
軟體特點
功能強大的 項目和設計流程管理整套集成設計輸入工具和設計方法：SmartDesign 圖形化SoC設計生成功能，能夠自動抽象出HDL代碼核心目錄和配置功能HDL和HDL模板"用戶定義構件"生成功能，實現設計重用ViewDraw原理圖捕捉工具Actel 提供的各種單元庫Synplify/Synplify Pro AE綜合工具全面最佳化 Actel FPGA器件的性能和面積利用率Synplify DSP AE在Simulink環境中實現高層DSP最佳化測試平台生成功能，包括通過WaveFormer Lite AE實現模擬激勵。還可用SynaptiCad的高級模擬激勵功能ModelSim VHDL或Verilog代碼綜合和布局後的行為仿真功能Designer工具提供的物理設計實現、基礎規劃、物理約束以及布局功能時序和功率驅動的布局布線針對時序約束管理和分析的SmartTime環境SmartPower針對實際或"假設"套用場景提供全面的功率分析具有與FlashPro和Silicon Sculptor編程軟體的接口針對Actel快閃記憶體設計的Identify AE調試軟體針對Actel反熔絲設計的Silicon Explorer調試軟體 支持Windows和Linux作業系統。
