I2S

I2S(Inter—IC Sound)匯流排, 又稱 積體電路內置音頻匯流排，是飛利浦公司為數字音頻設備之間的音頻數據傳輸而制定的一種匯流排標準，該匯流排專門用於音頻設備之間的數據傳輸，廣泛套用於各種多媒體系統。它採用了沿獨立的導線傳輸時鐘與數據信號的設計，通過將數據和時鐘信號分離，避免了因時差誘發的失真，為用戶節省了購買抵抗音頻抖動的專業設備的費用。

基本介紹

• 中文名：I2S
• 外文名：Inter—IC Sound
• 別名：積體電路內置音頻匯流排
• 發明公司：飛利浦公司

基本介紹

I2S（Inter-IC Sound）是飛利浦公司針對數字音頻設備（如CD播放器、數碼音效處理器、數位電視音響系統）之間的音頻數據傳輸而制定的一種匯流排標準。它採用了獨立的導線傳輸時鐘與數據信號的設計，通過將數據和時鐘信號分離，避免了因時差誘發的失真，為用戶節省了購買抵抗音頻抖動的專業設備的費用。標準的I2S匯流排電纜是由3根串列導線組成的：1根是時分多路復用（簡稱TDM）數據線；1根是字選擇線；1根是時鐘線。

音響數據的採集、處理和傳輸是多媒體技術的重要組成部分。眾多的數字音頻系統已經進入消費市場，例如數字音頻錄音帶、數字聲音處理器。對於設備和生產廠家來說，標準化的信息傳輸結構可以提高系統的適應性。I2S(Inter—IC Sound)匯流排是飛利浦公司為數字音頻設備之間的音頻數據傳輸而制定的一種匯流排標準，該匯流排專責於音頻設備之間的數據傳輸，廣泛套用於各種多媒體系統。它採用了沿獨立的導線傳輸時鐘與數據信號的設計，通過將數據和時鐘信號分離，避免了因時差誘發的失真，為用戶節省了購買抵抗音頻抖動的專業設備的費用。

規範

在飛利浦公司的I2S標準中，既規定了硬體接口規範，也規定了數字音頻數據的格式。

I2S有3個主要信號

1.串列時鐘SCLK，也叫位時鐘（BCLK），即對應數字音頻的每一位數據，SCLK都有1個脈衝。SCLK的頻率=2×採樣頻率×採樣位數。

2. 幀時鐘LRCK，(也稱WS)，用於切換左右聲道的數據。LRCK為“1”表示正在傳輸的是右聲道的數據，為“0”則表示正在傳輸的是左聲道的數據。LRCK的頻率等於採樣頻率。

3.串列數據SDATA，就是用二進制補碼錶示的音頻數據。

有時為了使系統間能夠更好地同步，還需要另外傳輸一個信號MCLK，稱為主時鐘，也叫系統時鐘（Sys Clock），是採樣頻率的256倍或384倍。

串列數據（SD）

I2S格式的信號無論有多少位有效數據，數據的最高位總是出現在LRCK變化（也就是一幀開始）後的第2個SCLK脈衝處。這就使得接收端與傳送端的有效位數可以不同。如果接收端能處理的有效位數少於傳送端，可以放棄數據幀中多餘的低位數據；如果接收端能處理的有效位數多於傳送端，可以自行補足剩餘的位。這種同步機制使得數字音頻設備的互連更加方便，而且不會造成數據錯位。

隨著技術的發展，在統一的 I2S接口下，出現了多種不同的數據格式。根據SDATA數據相對於LRCK和SCLK的位置不同，分為左對齊（較少使用）、I2S格式（即飛利浦規定的格式）和右對齊（也叫日本格式、普通格式）。

為了保證數字音頻信號的正確傳輸，傳送端和接收端應該採用相同的數據格式和長度。當然，對I2S格式來說數據長度可以不同。

欄位（聲道）選擇（WS）

命令選擇線表明了正在被傳輸的聲道。

WS=0，表示正在傳輸的是左聲道的數據。

WS=1，表示正在傳輸的是右聲道的數據。

WS可以在串列時鐘的上升沿或者下降沿發生改變，並且WS信號不需要一定是對稱的。在從屬裝置端，WS在時鐘信號的上升沿發生改變。WS總是在最高位傳輸前的一個時鐘周期發生改變，這樣可以使從屬裝置得到與被傳輸的串列數據同步的時間，並且使接收端存儲當前的命令以及為下次的命令清除空間。

電氣規範：

輸出電壓:

VL <0.4V

VH>2.4V

輸入電壓

VIL<0.8V

VIH>2.0V

註：這是使用的TTL電平標準，隨著其他IC（LSI）的流行，其他電平也會支持。

時序要求

在I2s匯流排中，任何設備都可以通過提供必需的時鐘信號成為系統的主導裝置，而從屬裝置通過外部時鐘信號來得到它的內部時鐘信號，這就意味著必須重視主導裝置和數據以及命令選擇信號之間的傳播延遲，總的延遲主要由兩部分組成：

1.外部時鐘和從屬裝置的內部時鐘之間的延遲

2.內部時鐘和數據信號以及命令選擇信號之間的延遲

對於數據和命令信號的輸入，外部時鐘和內部時鐘的延遲不占據主導地位，它只是延長了有效的建立時間(set—up time)。延遲的主要部分是傳送端的傳輸延遲和設定接收端所需的時間。

T是時鐘周期，Tr是最小允許時鐘周期，T>Tr這樣傳送端和接收端才能滿足數據傳輸速率的要求。

對於所有的數據速率，傳送端和接收端均發出一個具有固定的傳號空號比(mark—space ratio)的時鐘信號，所以t LC和tHC是由T所定義的。 t LC和tHC必須大於0.35T，這樣信號在從屬裝置端就可以被檢測到。

延遲(tdtr)和最快的傳輸速度(由Ttr定義)是相關的，快的傳送端信號在慢的時鐘上升沿可能導致tdtr不能超過tRC而使thtr為零或者負。只有tRC不大於tRCmax的時候(tRCmax>：0.15T)，傳送端才能保證thtr大於等於0。

為了允許數據在下降沿被記錄，時鐘信號上升沿及T相關的時間延遲應該給予接收端充分的建立時間(set-up time)。

數據建立時間(set-up time)和保持時間(hold time)不能小於指定接收端的建立時間和保持時間。

結構配置

隨著WS信號的改變，導出一個WSP脈衝信號，進入並行移位暫存器，從而輸出數據被激活。串列數據的默認輸入是0，因此所有位於最低位(LSB)後的數據將被設定為0。

隨著第一個WS信號的改變，WSP在SCK信號的下降沿重設計數器。在“1 out of n”解碼器對計數器數值進行解碼後，第一個串列的數據(MSB)在SCK時鐘信號的上升沿被存放進入B1，隨著計數器的增長，接下來的數據被依次存放進入B2到Bn中。在下一個WS信號改變的時候，數據根據WSP脈衝的變化被存放進入左(聲道)鎖存器或者右(聲道)鎖存器，並且將B2一Bn的數據清除以及計數器重設，如果有冗餘的數據則最低位之後的數據將被忽略。注意：解碼器和計數器(虛線內的部分)可以被一個n比特移位暫存器所代替。

IIS匯流排接口可作為一個編碼解碼接口與外部8/16位的立體聲音頻解碼電路（CODEC IC）相連，從而實現微唱片和攜帶型套用。它支持IIS數據格式和MSB-Justified 數據格式。IIS匯流排接口為先進先出佇列FIFO的訪問提供DMA傳輸模式來取代中斷模式，可同時傳送和接收數據，也可只傳送或接收數據。