DSPs原理及套用教程（第二版）

《DSPs原理及套用教程（第二版）》是2011年清華大學出版社出版的圖書。從技術資料的選用上，注重技術知識點的銜接；注重電路的基本結構和分析方法。既以先進DSPs結構為切入點，深入淺出；又以此為契機講述其它系列DSPs，內容實用豐富、數據準確、電路結構切實可行。分為4部分講述DSPs系統的基本原理。

基本介紹

• 書名：DSPs原理及套用教程（第二版）
• 作者：薛雷 
• ISBN：9787302261124 
• 頁數：270 
• 定價：30元 
• 出版時間：2011-9 
• 裝幀：平裝
• 印次：2-1
• 印刷日期：2011-8-31

圖書簡介

本書從技術資料的選用上，注重技術知識點的銜接；注重電路的基本結構和分析方法。既以先進DSPs結構為切入點，深入淺出；又以此為契機講述其它系列DSPs，內容實用豐富、數據準確、電路結構切實可行。

《21世紀高等學校電子信息工程規劃教材:DSPs原理及套用教程(第2版)》從技術資料的選用上，注重技術知識點的銜接；注重電路的基本結構和分析方法。既以先進DSPs結構為切入點，深入淺出；又以此為契機講述其它系列DSPs，內容實用豐富、數據準確、電路結構切實可行。

《21世紀高等學校電子信息工程規劃教材:DSPs原理及套用教程(第2版)》分為4部分講述DSPs系統的基本原理。（1）認真分析了TMS320C6201/6701的核心、外部擴展匯流排、存儲、中斷、DMA和片內外設等結構；（2）結合常用的晶片講述了DSPs外部擴展技術，並且給出了DSPs匯流排時序的計算方法和實例；（3）因為DSPs具有嵌入式CPU的特點，所以從工程的角度介紹了DSPs軟體設計的規範，並通過實例講述了軟體仿真和實時硬體調試技術。（4）《21世紀高等學校電子信息工程規劃教材:DSPs原理及套用教程(第2版)》還以英文附錄的形式編寫了TMS320F2812和ADSP-BF506F的相關內容，利用相近知識點比較學習、漸進提高的方法以期讀者能夠通過《21世紀高等學校電子信息工程規劃教材:DSPs原理及套用教程(第2版)》對當代DSPs有較全面的掌握。

目錄

第1章實時數位訊號處理與DSPs晶片

1.1實時數位訊號處理

1.1.1實時數位訊號處理對DSPs的要求

1.1.2DSPs處理器與模擬信號處理電路的比較

1.1.3DSPs處理器與通用處理器的比較

1.1.4DSPs的性能指標

1.2DSPs的發展歷史

1.2.1初期的DSP結構和第一代DSPs產品

1.2.2增強的第二代DSPs

1.2.3第三代DSPs的創新設計

1.2.4當今DSP技術的新特點和套用領域

1.3TI公司的DSPs及開發環境、工具

1.3.1TI的CCS開發工具

1.3.2MATLAB DSP模組對TI DSPs 的支持

1.3.3LabView DSP 模組對TI DSPs 的支持

思考題1

第2章中央處理單元的基本結構

2.1TMS320C62x和TMS320C67x系列中央處理單元的基本結構

2.2數據通路

2.2.1通用暫存器組

2.2.2功能單元

2.2.3存儲器讀取/存儲數據通路

2.2.4數據定址通路

2.2.5暫存器組交叉通路

2.3控制暫存器組

2.3.1AMR、CSR

2.3.2IFR、ISR、ICR、IER、ISTP、IRP

2.3.3PCE1

思考題2

第3章程式和數據存儲器結構

3.1程式和數據存儲器的基本結構

3.2程式存儲器控制器

3.3片內程式存儲器

3.3.1映射模式

3.3.2cache使能模式

3.3.3cache凍結模式

3.3.4cache旁路模式

3.4數據存儲器控制器

3.5片內數據存儲器

3.6片外程式和數據存儲器

思考題3

第4章片外存儲器接口（EMIF）

4.1EMIF的功能和接口信號

4.2EMIF的暫存器

4.2.1GBLCTL

4.2.2CECTLn

4.2.3SDCTL、SDTIM

思考題4

第5章EMIF與SDRAM的接口和地址分配

5.1TMS320C6201/6701 EMIF與SDRAM 接口的設計原理

5.1.1SDRAM的特點和TMS320C6201/6701支持的類型

5.1.2EMIF與SDRAM接口信號和說明

5.2SDRAM(MT48LC4M16A2)的工作原理、主要參數和時序

5.2.1SDRAM器件MT48LC4M16A2簡介

5.2.2MT48LC4M16A2的讀操作

5.2.3MT48LC4M16A2的寫操作

5.2.4MT48LC4M16A2的刷新操作

5.2.5MT48LC4M16A2的初始化

5.3EMIF與MT48LC4M16A2的實際接口電路和地址配置

5.4EMIF與MT48LC4M16A2接口時序的計算

5.4.1TMS320C6201/6701對SDRAM輸出數據的時序計算

5.4.2TMS320C6201/6701由SDRAM輸入數據的時序計算

5.5EMIF與MT48LC4M16A2對MT48LC4M16A2接口的暫存器配置

5.5.1GBLCTL的設定

5.5.2CECTLn的設定

5.5.3SDCTL的設定

5.5.4SDTIM的設定

5.6EMIF對MT48LC4M16A2接口的初始化程式

5.7MT48LC4M16A2的工作電源、復位、功耗和體積

思考題5

第6章EMIF與SBSRAM的接口和地址分配

6.1TMS320C6201/6701 EMIF與SBSRAM 接口的設計原理

6.1.1EMIF與SBSRAM的接口特點

6.1.2EMIF與SBSRAM接口信號

6.2SBSRAM(MT58L256L32P)的工作原理、主要參數和時序

6.2.1SBSRAM器件MT58L256L32P簡介

6.2.2MT58L256L32P的操作模式

6.3TMS320C6201/6701與MT58L256L32P的實際接口電路和地址配置

6.4EMIF與MT58L256L32P接口時序和計算

6.4.1TMS320C6201/6701對SBSRAM輸出數據的時序計算

6.4.2TMS320C6201/6701對SBSRAM輸入數據的時序計算

6.5EMIF、MT48LC4M16A2與MT58L256L32P接口的暫存器配置

6.5.1GBLCTL的設定

6.5.2CECTL0的設定

6.6EMIF與MT58L256L32P接口的初始化程式

6.7MT58L256L32P的工作電源、復位、功耗和封裝

思考題6

第7章EMIF與異步存儲器的接口和地址分配

7.1TMS320C6201/6701 EMIF與異步存儲器接口的設計原理

7.1.1TMS320C6201/6701 EMIF與異步存儲器接口信號

7.1.2TMS320C6201/6701 EMIF支持的異步存儲器模式

7.2異步存儲器(AM29LV160DB)的工作原理、主要參數和時序

7.2.1AM29LV160DB簡介

7.2.2AM29LV160DB的工作模式和通用命令

7.3EMIF與AM29LV160DB的接口邏輯和地址分配

7.4EMIF與AM29LV160DB的接口時序和計算

7.4.1DSPs和AM29LV160DB相關時間參數

7.4.2讀周期時間參數的計算

7.4.3寫周期時間參數的計算

7.5EMIF與AM29LV160DB接口的暫存器配置

7.5.1GBLCTL的設定

7.5.2CECTL1的設定

7.6EMIF與AM29LV160DB接口的初始化程式相關程式

7.7AM29LV160DB的操作電源、復位、功耗和封裝

思考題7

第8章EMIF與FIFO的接口和地址分配

8.1TMS320C6201/6701 EMIF與FIFO接口的設計原理

8.2FIFO(CY7C4245-10ASC)的工作原理、主要參數和時序

8.2.1CY7C4245-10ASC簡介

8.2.2CY7C4245-10ASC的讀/寫操作

8.2.3CY7C4245-10ASC的標誌操作

8.3EMIF與FIFO(CY7C4245-10ASC)的接口邏輯和地址分配

8.4TMS320C6201/6701與CY7C4245-10ASC接口的暫存器配置

8.5FIFO的操作電源、功耗和封裝

思考題8

第9章直接存儲器訪問（DMA）

9.1DMA控制器的基本結構和功能特點

9.2DMA配置暫存器

9.3DMA的數據傳輸過程

9.3.1DMA自動初始化

9.3.2DMA運行模式控制

9.3.3DMA通道重載暫存器

9.4DMA的操作方式

9.4.1同步觸發DMA傳輸

9.4.2通道分裂操作

9.4.3資源仲裁與優先權配置

思考題9

第10章中斷控制器（Interrupt Controllor）

10.1TMS320C6201/6701中斷類型和優先權

10.2中斷控制暫存器組

10.2.1CSR 中的中斷控制位

10.2.2IER、IFR、ISR、ICR、ISTP、IRP、NRP

10.2.3中斷服務表（IST）

10.3中斷的回響和返回過程

10.3.1復位（RESET）

10.3.2非禁止中斷（NMI）與可禁止中斷（INT4~INT15）

10.4中斷嵌套

10.5陷阱

思考題10

第11章流水線

11.1TMS320C6201/6701流水線的基本結構

11.2流水線運行注意事項

思考題11

第12章DSPs 主機連線埠（HPI）的原理及套用

12.1HPI的結構

12.2HPI的信號

12.2.1數據匯流排HD[15:0]

12.2.2訪問控制選擇信號HCNTL[1:0]

12.2.3半字識別選擇信號

12.2.4地址選通輸入信號

12.2.5選通信號

12.2.6位元組使能位HBE[1:0]

12.2.7讀/寫選擇信號HR/W

12.2.8準備信號HRDY

12.2.9主機中斷信號HINT

12.3HPI暫存器

12.3.1HPI數據（HPID）暫存器

12.3.2HPI地址（HPIA）暫存器

12.3.3HPI控制（HPIC）暫存器

12.4HPI的存取操作

12.5HPI的自舉（boot）載入操作

12.6HPI套用實例

12.6.1雙DSPs的連線

12.6.2主從DSPs的啟動

思考題12

第13章片內外部設備

13.1多通道緩衝串口（McBSPs）

13.1.1TMS320C6201/6701多通道緩衝串口的技術特性

13.1.2多通道緩衝串口的接口信號

13.1.3多通道緩衝串口的暫存器

13.1.4數據的傳送與接收

13.2通用定時器（Timers）

13.2.1TMS320C6201/6701通用定時器基本技術特性

13.2.2通用定時器的運行

第14章DSPs晶片模式、時鐘、電源及相關技術

14.1端格式、晶片模式

14.1.1端格式配置

14.1.2晶片模式配置概述

14.2電源系統設計

14.2.1加電次序設計

14.2.2供電系統設計

14.2.3Power-Down模式

14.3時鐘電路

14.4Reset

14.4.1RESET電路

14.4.2系統復位時間的確定

14.5BGA封裝與焊接

14.6TMS320C6201/6701電源去耦合電容和地線

14.7TMS320C6201/6701 的散熱

14.8DSPs的JTAG 調試接口

思考題14

第15章前端信號處理技術及ADC

15.1信號前端處理中的截止頻率、採樣頻率、採樣解析度的關係

15.2模擬信號和ADC的極性

15.2.1單極性模式的ADC輸入端

15.2.2差分模式的ADC輸入端

15.2.3準差分模式的ADC輸入

思考題15

第16章指令、算法標準和DSP BIOS的工程性

16.1TMS320C62x和TMS320C67x指令概述

16.1.1指令的格式與並、串列操作規則

16.1.2定址方式

16.2TI DSP算法標準（XDAIS）

16.2.1XDIAS的工程概念

16.2.2Ti通用算法標準的特徵和4層編程規範

16.2.3XDAIS的主要規則和建議

16.2.4DSPs的軟體工程模組

16.3TI DSP上的實時作業系統核心DSP/BIOS

16.3.1DSP/BIOS的版本及提供形式

16.3.2DSP/BIOS的5個功能模組

16.3.3DSP/BIOS的4類程式執行緒和優先權

16.3.4執行緒類型的選擇方法

16.3.5任務執行緒的工作狀態轉換及調度說明

16.3.6DSP/BIOS的3種協調機制

思考題16

第17章利用CCS開發DSP程式

17.1開發程式前的準備

17.1.1安裝TMS320 C6201/6701的硬體仿真設備

17.1.2新建一個工程檔案

17.1.3向工程中添加各類檔案

17.2用CCS的基本工具開發DSP程式

17.2.1使用基本調試工具

17.2.2修改編譯選項及更改語法錯誤

17.2.3使用斷點和觀察視窗

17.2.4使用檔案輸入/輸出探針

17.2.5使用圖形工具顯示圖形

第18章利用TMS320C6201/6701核心繫統的定浮點運算程式的設計

與分析

18.1DSP的定、浮點表示方式

18.1.1定點表示方式

18.1.2IEEE標準的浮點數表示方式

18.2定點小數乘法程式的設計與分析

18.2.1定點小數乘法程式的設計

18.2.2程式的運行分析（存儲器、暫存器、單步運行方式）

18.364位整數加減法程式的設計與分析

18.3.164位整數加減法程式的設計

18.3.2程式的運行分析

18.4浮點運算程式的設計與分析

18.4.1浮點乘除法運算程式的設計

18.4.2程式的運行分析

18.4浮點運算程式的設計與分析

18.4.1浮點乘除法運算程式的設計

18.4.2程式的運行分析

第19章利用TMS320C6201/6701核心繫統的FFT運算程式的設計

與分析

19.1FFT運算的原理

19.2FFT運算程式的設計

19.2.1主程式

19.2.2倒序子程式

19.2.3FFT算法程式

19.3程式的運行分析

19.3.1設定斷點

19.3.2添加Watch Window觀察變數

19.3.3單步運行程式

19.3.4添加View Graph比較輸入輸出波形

第20章IIR和FIR數字濾波器程式的設計與仿真

20.1數字濾波器的表示方法

20.2IIR數字濾波器DSP程式的設計

20.3用CCS對IIR數字濾波器程式進行仿真

20.4FIR數字濾波器程式的設計

20.5用CCS對FIR數字濾波器程式進行仿真

第21章基於DSP/BIOS測試FIR數字濾波器程式

21.1DSP/BIOS功能及其組件

21.1.1DSP/BIOS實時庫和API

21.1.2DSP/BIOS的配置工具

21.1.3DSP/BIOS外掛程式——實時分析工具

21.2DSP/BIOS測試模組——LOG

21.3DSP/BIOS測試模組——STS

21.4用DSP/BIOS模組測試FIR數字濾波器程式

21.4.1創建關於FIR數字濾波器程式的DSP/BIOS工程檔案

21.4.2FIR數字濾波器程式添加DSP/BIOS模組函式

21.4.3FIR數字濾波器程式添加DSP/BIOS模組對象

21.4.4用統計觀察窗觀察FIR數字濾波器程式的統計數據

21.4.5用Message Log顯示FIR數字濾波器程式的統計信息

附錄ATMS320F2812和ADSP-BF506F的CPU結構

A.1The CPUs structure of TMS320F2812

A.1.1Brief Descriptions

A.1.2F2812 CPU Structure

A.1.3Registers

A.1.4External Memory Interface (XINTF)

A.1.5FlashROM, SARAMs, and Boot ROM in Chip

A.1.6Peripheral and External Interrupt Expansion (PIE)

A.1.7PLL Clocking and Low-Power

A.1.8General-Purpose Input/Output (GPIO) Multiplexer and

peripherals in chip

A.2The CPUs structure of ADSP-BF506F

A.2.1Grief Description

A.2.2the Core of Blackfin in the BF506F

A.2.3the core clock (CCLK) and system peripheral clock (SCLK)

A.2.4BOOT mode

附錄BTMS320F2812和ADSP-BF506的存儲器結構

B.1TMS320F2812 memory structure and mode

B.1.1F2812 Memory Map

B.1.2XMP/MC# pin and MODE

B.2ADSP-BF506F MEMORY ARCHITECTURE

B.2.1BF506F Memory map

B.2.2Internal (Core-Accessible) Memory

B.2.3External (Interface-Accessible) Memory

B.2.4I/O Memory Space

附錄CTMS320F2812和ADSP-BF506F的中斷結構

C.1TMS320F2812 Interrupts

C.1.1Interrupt sources

C.1.2Flow of a Interrupt Request From a Peripheral to the CPU

C.1.3Registers for interrupts

C.1.4The Interrupt Vector

C.2ADSP-BF506F s Event or Interrupt Control Mechanism

C.2.1Two-level Interrupt Processing

C.2.2Events and Sequencing

C.2.3System Peripheral Interrupts

C.2.4System Interrupt Processing

C.2.5System Interrupt Controlle