Cortex-R7

簡介

Cortex™-R7 處理器為範圍廣泛的深層嵌入式套用提供了高性能的雙核、實時解決方案。Cortex-R7 處理器通過引入新技術（包括無序執行和動態暫存器重命名），並與改進的分支預測、超標量執行功能和用於除法和其他功能的更快的硬體支持相結合，提供了比其他 Cortex-R 系列處理器高得多的性能級別。

工藝

它是高性能實時 SoC 的標準。Cortex-R7 處理器是為基於 65 nm 至 28 nm 的高級晶片工藝的實現而設計的，此外其設計重點在於提升能效、實時回響性、高級功能和簡化系統設計。基於 40 nm G 工藝，Cortex-R7 處理器可以實現以超過 1 GHz 的頻率運行，此時它可提供 2,700 Dhrystone MIPS 的性能。該處理器提供支持緊密耦合記憶體 (TCM) 本地共享記憶體和外設連線埠的靈活的本地記憶體系統，使 SoC 設計人員可在受限制的晶片資源內達到高標準的硬實時要求。

特點

特點	說明
微體系結構	帶指令預取、分支預測、超標量、無序執行和暫存器重命名的十一階段管道。載入存儲、MAC、移位 ALU、除法和浮點的並行執行路徑。2.53 Dhrystone MIPS/MHz。硬體除法器。與 ARM9、ARM11、Cortex-R4 和 Cortex-R5 嵌入式處理器的二進制兼容性
指令集	具有 Thumb®-2 和 Thumb 的 ARMv7-R 體系結構。DSP 擴展。可選浮點單元。
高速快取控制器	具有可選的集成指令和數據高速快取控制器的哈佛記憶體體系結構。從 4 到 64 KB 的可配置高速快取大小。高速快取行是透寫的
緊密耦合記憶體	可選緊密耦合記憶體接口。TCM 用於具有高確定性或低延遲的、可能無法很好地回響高速快取的套用，例如中斷服務例程的指令代碼和需要密集處理的數據。指令和/或數據 TCM。TCM 大小最高可達 128 KB。
中斷接口	標準中斷、IRQ 和不可禁止的快速中斷、FIQ、輸入與支持複雜的基於優先權的中斷處理的通用中斷控制器 (GIC) 一起提供。該處理器包括低延遲中斷技術，該技術允許中斷較長的多周期指令並將其重新啟動。在某些情況下，還會推遲冗長的記憶體訪問。最壞情況中斷回響可能低至 20 個周期。
記憶體保護單元	可選 MPU 可配置十六個區域的屬性，每個區域都具有低至 32 位元組的解析度。區域可以重疊，編號最高的區域具有最高優先權。
浮點單元	可選浮點單元 (FPU) 實現具有 16 個雙精度暫存器且符合 IEEE754 的 ARM 矢量浮點體系結構 VFPv3。支持兩個 FPU 選項：僅單精度、同時包括單精度和雙精度。FPU 性能已針對單精度和雙精度計算進行了最佳化。運算包括加、減、乘、除、乘積累加、平方根、定點和浮點之間的轉換，以及浮點常數指令。
ECC	針對具有 ECC 位的高速快取和/或 TCM 記憶體的可選單位錯誤更正和雙位錯誤檢測。處理器將自動更正單位軟錯誤。此外，還為管理硬錯誤提供了完全且靈活的支持。
主 AMBA AXI 匯流排	2 級記憶體和外設訪問的 64 位 AMBA® AXI™ 匯流排主設備。
低延遲記憶體連線埠	一種專用於連線到本地記憶體的 64 位 AXI 主連線埠。此本地記憶體提供了 TCM 的諸多優勢，可降低速度和功耗，還可輕鬆地在一致的外設和一個或兩個 Cortex-R7 處理器核心之間共享。
低延遲外設連線埠 (LLPP)	一種專用的 32 位 AXI 連線埠，用於將延遲敏感型外設與處理器更緊密地集成到一起。
加速器一致性連線埠 (ACP)	一種 64 位 AXI 輔助連線埠，支持處理器和外部智慧型外設（如 DMA 控制器、乙太網或 Flexray 接口）保持一致。
從屬 AXI 匯流排	可選 64 位 AMBA AXI 匯流排從屬設備連線埠允許 DMA 主設備訪問 TCM ，以使數據可以快速流入和流出處理器。
調試	提供了調試訪問連線埠。可以使用 DK-R7 擴展其功能。
跟蹤	提供了適合連線到 CoreSight 嵌入式跟蹤模組的接口。
雙核鎖步支持	支持處於鎖步模式的冗餘 Cortex-R7 CPU，以獲得可靠的容錯/故障檢測系統。帶工具的配置可合成 Verilog RTL，用於配置合成選項。

Cortex-R7

基本介紹

簡介

工藝

特點

相關詞條

熱門詞條