高精度可變集成模擬延時線的設計方法研究

《高精度可變集成模擬延時線的設計方法研究》是依託東南大學，由李文淵擔任項目負責人的面上項目。

基本介紹

• 中文名：高精度可變集成模擬延時線的設計方法研究
• 項目類別：面上項目
• 項目負責人：李文淵
• 依託單位：東南大學

中文摘要

超寬頻（UWB）時控陣雷達及其相關處理中，非色散可變延時線是目前面臨的挑戰性課題。傳統的模擬延時線和軟體延時方法在頻寬和實時性方面難以滿足UWB雷達的要求。本項目基於實時延時線（TTD）技術，藉助延時鎖定思想，提出高精度可調節的模擬延時線實現方法，為這一技術難題的解決提供可行的途徑。本項目針對寬頻寬角的要求，圍繞高速和高精度這兩個關鍵問題，從最最佳化延時單元和延時參考環精確延時電路研究著手，對片上無源器件，延時可調節，電路結構最佳化等關鍵技術進行研究，建立延時單元模型庫，提出精確延時電路可配置方案，突破高速和高精度與信號延時保真的技術瓶頸。通過電路設計、電磁場分析、流片和測試，驗證延時電路設計方法的正確性。本項目將為進一步提高超寬頻相控陣雷達監測掃描性能提供新的技術手段，為下一代超寬頻陣列雷達信號延時精確控制奠定理論和技術基礎。

結題摘要

隨著無線通信技術的迅速發展，人們對相控陣雷達的性能需求也在不斷地提高。近年來，在人們對超寬頻(UWB)時控陣雷達的研究當中，非色散可變延遲線是目前面臨的挑戰性課題。研究的具有寬頻、延時解析度高和延時可調節等特點的模擬實時延遲線電路，為解決這一技術難題提供了一種可行的途徑。 研究了一個寬頻短時延有源實時延時單元電路。用差分有源電感和單電晶體構成二階全通濾波器結構，電感採用跨導倍增和負阻抗技術，實現低的感值和高的諧振頻率。用TSMC 0.18μm工藝進行流片驗證，測試結果表明：在 3-12 GHz 頻帶內，該延時單元電路的延時範圍為6-8.5ps。 研究了一個基於延時鎖定環結構(DLL)校準的寬頻有源延時線電路，以提高電路的抗干擾能力。對DLL結構進行了系統建模和行為級仿真，分析了輸出信號的抖動和瞬態鎖定時間的影響因素，提高環路的性能。用TSMC 0.18μm工藝進行流片驗證，測試結果表明：在0.6~4.2GHz頻帶內具有5ps的延時解析度和95ps的延時範圍。 研究了兩款數控模擬延時線電路。數控陣列電路採用了路徑共享技術，構成一個四通道可程式延時陣列，在0.4~1.3 GHz頻帶內實現-150~300ps延時，精度為10ps；另一個則採用數字控制單元，在2.5~4.5GHz頻寬內實現0~143ps的延時範圍，精度為8.5ps。 研究了一個工作在K波段的無源延時線電路。電路用電容和與金屬互連線形成基本延時單元。用IBM 0.13μm SiGe 工藝流片測試，該電路在14~34GHz頻帶內具有5ps延時解析度和35ps的相對延時範圍。基於以上研究基礎，還研究了無源/有源結構結合的延時線電路，進行了流片測試。 項目致力於寬頻模擬延時積體電路的研究，完成了多個寬頻實時延遲線電路的設計與實現，為寬頻波束成形系統陣列研究提供了技術支撐。