《高性能槽柵結構4H-SiC功率MOSFETs研究》是依託西安電子科技大學，由宋慶文擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：高性能槽柵結構4H-SiC功率MOSFETs研究
- 項目類別：青年科學基金項目
- 項目負責人：宋慶文
- 依託單位：西安電子科技大學
中文摘要,結題摘要,
中文摘要
本課題主要針對高性能碳化矽（112(—)0）面槽柵功率MOSFET器件所面臨的外延材料和器件物理相關基礎科學問題開展研究。以研究（112(—)0）面的SiC熱氧化及SiO2/SiC界面缺陷分布與器件性能之間的規律關係和闡述相應的物理機理作為主要的研究內容，最終製備出（112(—)0）面的槽柵 MOSFET器件作為驗證，研製出碳化矽（112(—)0）面槽柵功率MOSFET器件晶片，實現器件比導通電阻低於2mΩ∙cm2，器件擊穿電壓不低於1700，實現器件的BFOM（BV2/Ron-sp）值達到1000MW/cm2。
結題摘要
由於SiC材料優良的物理化學性能，以及其在功率半導體器件和軍事上的的巨大潛力SiC基MOSFET器件技術，將其作為Si基功率器件之後新一代高壓直流輸電的核心器件，對於提高電能傳輸與轉換效率，降低損耗，充分利用電能等具有重要社會和經濟效益。本項目主要針對不同晶面的槽柵結構的4H-SiC MOSFET器件展開研究，進行了4H-SiC的碳化矽樣片的氧化實驗，研究了超高溫度氧化對界面特性、對SiC氧化過程及缺陷形成的影響。尤其是掌握在較高溫度（13500C）氧化過程中，氧化溫度所起的作用和帶來的不同類型缺陷及界面態的情況，建立不同氧化溫度下的界面缺陷種類的提取和分布模型；提出了一種新型的L型溝道的Trench結構4H-SiC MOSFET器件的設計，該結構將器件的在U型槽拐角去的峰值電場由傳統器件降低了32.3%,擊穿電壓提升了80.4%，該結構為進一步提升4H-SiC基功率MOSFETs的功率密度，進一步改善柵氧化層的可靠性。開發了新型的槽柵刻蝕關鍵工藝，建立了隨時間變化的刻蝕過程模型，分析了微溝槽的形成、擴展以及消除機理，提出了“高頻鈍化刻蝕”製備無微溝槽Mesa刻蝕形貌的解決方案。在國際上首次通過實驗系統地驗證了trench溝槽非等間距多級場限環（TMFLRs）終端結構在SiC高壓功率器件中的電場調製效應以及TMFLRs對器件擊穿電壓的提升作用。實驗結果表明，基於50微米SiC外延材料，採用傳統場限環結構的器件擊穿電壓僅達到5.7kV，而採用我們提出的終端結構的器件擊穿電壓達到6.7kV，終端效率高達90%。
