面向閃速存儲系統的編解碼技術研究

面向閃速存儲系統的編解碼技術研究

《面向閃速存儲系統的編解碼技術研究》是依託西安電子科技大學,由慕建君擔任項目負責人的面上項目。

基本介紹

  • 中文名:面向閃速存儲系統的編解碼技術研究
  • 項目類別:面上項目
  • 項目負責人:慕建君
  • 依託單位:西安電子科技大學
中文摘要,結題摘要,

中文摘要

多級存儲單元(MLC)技術可用來提高NAND快閃記憶體的數據存儲密度(容量),然而,隨著NAND快閃記憶體晶片封裝尺寸的縮小,MLC型NAND快閃記憶體的可靠性面臨著嚴峻的挑戰,無法滿足未來數據存儲系統的需求。本項目擬研究快閃記憶體系統的差錯控制編碼和解碼理論及方法,設計可糾 大量電荷突發泄漏和強度有限等快閃記憶體錯誤的糾錯碼編解碼方案。具體內容包括:理論分析和確定有效的交織置換策略,設計糾大量電荷突發泄漏錯誤的等級調製糾錯碼編碼方案;基於置換群論,探索良好距離特性子群碼的有效選擇方法,設計強度有限錯誤的等級調製糾錯碼有效構造方法;建立等級調製糾錯碼的LP解碼模型,設計糾這兩種快閃記憶體錯誤的相應糾錯碼LP解碼算法;基於讀信道互信息最佳化方法,研究LDPC碼解碼器對數似然比信息的有效計算方法,設計MLC型快閃記憶體LDPC碼的低複雜度軟判決解碼算法。通過本項目的研究,期望能夠為未來存儲系統提供高效實用的差錯控制編碼方案。

結題摘要

隨著NAND快閃記憶體晶片封裝尺寸的縮小,MLC型NAND快閃記憶體的可靠性面臨著嚴峻的挑戰,無法滿足未來數據存儲系統的需求。基於置換碼交織技術,提出了一種可以糾單個快閃記憶體單元等級移位錯誤的等級調製糾錯碼的構造方法及其解碼方法,計算實例驗證了所提出解碼方法的正確性;同時,針對插入、刪除和替換錯誤,研究了Davey-MacKay構造在IDS-AWGN信道下的軟判決解碼和硬判決解碼算法。其次,提出了通過消除小瞬子來抑制二元對稱信道下線性規劃解碼時非正則LDPC碼分數偽碼字的方法以及搜尋規則LDPC碼線性規劃解碼小瞬子的算法。然後,提出並證明了LDPC碼線性規劃解碼校驗節點最優分解方式;通過降低耗時的投影操作次數,提出了基於ADMM的低複雜度線性規劃疊代解碼算法;提出了一個降低ADMM懲罰解碼器下LDPC碼錯誤平層的兩步解碼方案;通過利用差分進化的方法最佳化權重因子,提出了基於懲罰因子的ADMM解碼方法,有效改善了ADMM線性規劃解碼的性能;設計了LDPC碼ADMM解碼算法的兩種改進的罰函式, 改善了LDPC碼低信噪比區域的解碼性能,提高LDPC碼的解碼速度;藉助逐點訊息調度策略,提出了降低LDPC碼ADMM解碼複雜度的方法;通過理論分析和實驗比較,分析了基於加速ADMM和基於超鬆弛ADMM的LDPC碼線性規劃解碼算法的高度相似性,這就表明通過組合LDPC碼的這兩種解碼算法來提高解碼速度是不可能的。最後,在深入分析現有MLC快閃記憶體信道模型及單元內部數據存儲信道錯誤規律的基礎上,設計了MLC快閃記憶體的比特翻轉規則,提出了一種適用於MLC閃速存儲系統的比特翻轉解碼算法,獲得了較好的解碼性能,達到了解碼性能、解碼複雜性和解碼時間之間更好折衷;同時,提出了LDPC碼有限字母表疊代解碼算法及混合解碼算法,有效降低了LDPC碼的解碼時間。本項目所取得的這些研究成果為未來存儲系統提供高效實用的差錯控制編碼方案。

相關詞條

熱門詞條

聯絡我們