面向超深亞微米工藝的MRAM高速快取架構技術

《面向超深亞微米工藝的MRAM高速快取架構技術》是依託西安交通大學，由孫宏濱擔任項目負責人的青年科學基金項目。

基本介紹

• 中文名：面向超深亞微米工藝的MRAM高速快取架構技術
• 項目類別：青年科學基金項目
• 項目負責人：孫宏濱
• 依託單位：西安交通大學

中文摘要

磁電阻隨機存儲器MRAM是一種新型非易失性存儲器，具有可微縮能力強、存儲密度高、靜態功耗極低和不易受射線影響等特點。使用MRAM設計處理器片上快取有望突破傳統SRAM在超深亞微米工藝下的技術制約，顯著緩解計算機系統的存儲牆問題。本課題以MRAM存儲器的技術發展為背景，研究MRAM在處理器片上高速快取中套用的架構電路設計技術及其可靠性評估策略：採用器件建模和機率分析的方法，量化分析MRAM工藝參數波動問題及其對高速快取的性能影響；結合MRAM工藝參數波動效應，提出一種能容忍工藝參數波動的MRAM快取架構與電路設計技術；提出一種能改善MRAM器件寫容限的高速快取架構設計技術；研究SRAM與MRAM混合的快取系統可靠性改善問題，提出其對軟錯誤的可靠性評估策略。本研究採用器件工藝、電路與系統等多個層次協同的研究方法，對超深亞微米工藝下的低功耗高可靠快取系統設計具有重要的研究價值。

結題摘要

由於MRAM具有更好的可微縮能力、快速訪問速度、低漏電功耗和非易失性，MRAM成為一項對於微處理器片上高速快取而言非常有前景的技術。但是，MRAM寫相對較慢且會引起較大的動態功耗。因此，MRAM必須通過一定的架構設計才能成功套用在片上嵌入式存儲中。以高效費比、高能效比的MRAM設計為目標，本項目取得了以下主要研究進展：（1）通過設計一種SRAM-MRAM混合的高速快取架構，本項目評估並驗證了，通過合理的架構設計，MRMA也可以用來設計一級快取並實現高能效。此外，該混合快取架構也是保護高速快取免受射線導致的軟錯誤影響的有效方式。其可靠性可通過“架構易受影響因子”來量化評估。（2）近期MRAM器件研究表明，隨著存儲單元尺寸縮小，為了維持足夠的MTJ寫容限來防止器件損壞可導致MTJ產生較高的隨機寫錯誤（高達10-3）。本項目開發了一種MRAM高速快取設計方案可以極低的性能和面積代價有效地容忍較高的MTJ寫錯誤率。該方法可以更容易的保證足夠的MTJ寫容限，從而推動MRAM工藝尺寸的繼續縮小。（3）隨著MRAM技術的逐漸成熟，本項目還研究了在現場可程式門陣列（FPGA）中套用MRAM技術的問題。通過與前人工作的比較，本項目首先提出一種合理的結構來支持採用MRAM設計非易失配置數據存儲。進一步，本項目還開發了一種可有效利用非易失性存儲的基於動態隨機存儲器（DRAM）的FPGA設計策略。