《面向同質三維集成套用的矽納米線器件技術研究》是依託北京大學，由黎明擔任負責人的面上項目。
基本介紹
- 中文名：面向同質三維集成套用的矽納米線器件技術研究
- 項目負責人：黎明
- 項目類別：面上項目
- 依託單位：北京大學
項目摘要,結題摘要,
項目摘要
隨著CMOS大規模積體電路技術逼近尺寸縮小的極限，二維平面上的集成規模難以進一步提升，未來積體電路架構將朝著三維集成和系統集成的方向發展。不同於TSV三維集成技術，本項目提出採用同質三維集成的方法，將不同功能的矽納米線器件在第三維度的不同層次上集成起來，以突破傳統平面積體電路技術的集成度瓶頸。本項目擬針對納米線器件在同質三維集成套用方面所面臨的三類主要科學問題和技術困難展開研究：（1）納米線溝道材料特性對三維同質集成器件的輸運特性的影響；（2）熱預算對同質三維集成中不同層次器件性能的影響；（3）同質三維集成中不同層源漏的非本徵寄生效應。針對上述問題和技術難點，本項目擬採用工藝試製和理論模型相結合的方法，開展材料工藝、集成工藝、工藝模型和器件表征等研究，最終提出納米線器件的同質三維集成方案，為延續CMOS積體電路摩爾定律提供創新的方法。
結題摘要
在積體電路發明60周年之際，摩爾定律的發展逐漸進入了瓶頸，主要表現為集成密度受到光學衍射極限限制難以提升，功耗密度隨著特徵尺寸縮小而增加。為此，本項目針對摩爾定律面臨的密度極限開展同質三維集成關鍵技術研究，在低熱預算非晶矽再結晶技術、超薄矽化物源漏接觸技術、各向異性納米線製備技術等方面取得一系列的創新成果。同質三維集成是將晶片不同功能器件按照順序堆疊製備，通過層間通孔連線，因此可以在單一晶片工藝平台上實現系統級晶片製備，具備集成密度高、數據頻寬大、功耗密度低的有點。而實現同質三維集成技術的關鍵在於實現低熱預算下的有源層製備以及低接觸勢壘的源漏工藝。此外，底層高性能的小尺寸器件也是保證同質三維集成的關鍵技術。本項目提出一種矽化物誘導結晶的方法，能夠在600攝氏度退火條件下實現結晶尺寸大於20微米的快速結晶方法，為同質三維集成的實現奠定了堅實的材料基礎；提出了一種利用插入層調節金屬擴散行為的新機制，在低於相變溫度條件下實現界面光滑，沒有尖峰效應的超薄鎳矽化物，為實現低寄生電阻的同質三維集成器件突破關鍵瓶頸；提出了一種基於TMAH各向異性腐蝕製備納米尺度納米線的方法，獲得了開關比大於10^6，表面散射遷移率大於629cm^2/Vs的三角形納米線器件。以上成果對於同質三維集成技術的深入發展具有十分重要的套用價值。
