《面向可重構處理器的專用指令集快速綜合與驗證技術》是依託清華大學，由趙康擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：面向可重構處理器的專用指令集快速綜合與驗證技術
- 依託單位：清華大學
- 項目負責人：趙康
- 項目類別：青年科學基金項目
項目摘要,結題摘要,
項目摘要
高成本和低靈活性已成為片上系統SoC設計的瓶頸，其中片上嵌入式專用微處理器的設計尤為突出，採用指令可重構來降低重複設計成本是解決該瓶頸的關鍵。本項目重點針對可重構處理器專用指令集的快速自動綜合與驗證方法進行研究，主要包括兩項工作：1.致力於徹底改善目前專用指令自動設計的低效問題，並提出採用匹配劃分數據流圖的方法對專用指令自動定製問題進行建模，研究高效的快速綜合算法；2.在重定向模擬驗證基礎上，提出可重構專用模組陣列（RCUA）方式，並利用RCUA進行功能分配與調度，完成粗粒度級的硬體實現和效果檢驗。兩項工作密切相關，前者屬於軟體自動設計，後者屬於後端硬體實現與驗證。
結題摘要
高成本和低靈活性已成為片上系統SoC設計的瓶頸，其中片上嵌入式微處理器的設計問題尤為突出，採用指令可重構設計來降低重複設計成本是解決該瓶頸的關鍵。本項目重點針對可重構處理器專用指令集的快速自動綜合與驗證方法進行研究，主要成果包括：1. 軟體方面，提出了控制數據流圖CDFG及基本塊BB模型，並在此基礎上提出了基於基本塊自適應劃分的候選指令鑑別算法和最終指令自動選取算法，有效提高了專用指令定製過程的執行效率，降低了搜尋空間。2. 硬體方面，針對FPGA粗粒度動態重構複雜度高的缺陷，提出了基於最大獨立集模型的動態部分重構模組的自動生成算法，實現了自動選取劃分和提高了系統性能；同時，為了解決後端硬體設計和驗證方法的不足，提出了動態部分重構區域細粒度布局規劃和基於Trace信號的後端驗證方法，有效提高了後端硬體的設計與驗證自動化程度。本項目不僅在理論和實踐上為可重構微處理器的設計自動化提供解決方案，而且多個最佳化算法可有效地嵌入到當前的設計流程中，幫助設計者避免設計過程中反覆疊代，提高設計效率。本項目發表錄用國際學術會議和國際期刊論文20篇，其中3篇被SCI檢索，9篇被EI檢索，國核心心期刊6篇。其中包括本領域頂級國際期刊IEEE Transaction on VLSI，頂級國際會議ICCAD和ASP-DAC等。另外包括博士學位論文1篇，碩士學位論文2篇。
