閘極介電層是一種用在場效電晶體的閘道與基底上的介電質。以目前的科技水平，閘極介電層有許多的限制，如：
基本介紹
- 中文名：閘極介電層
- 本質：介電質
介紹,閘極介電層,
介紹
電容和厚度的限制幾乎是相對的。對矽基場效電晶體來說，閘極介電層幾乎總是二氧化矽，因為熱氧化物會有很乾淨的平面。但無論如何，半導體工業對尋找有高介電係數的替代物質有著很高的興趣，這可以使閘極介電層在相同的厚度下能有更高的電容。
閘極介電層
本發明是有關於一種多重閘極介電層的結構及其製造方法，且特別是有關於一種可套用於高效能組件和低漏電流組件的雙閘極介電層的結構及其製造方法。
多重功能的積體電路是為目前整合的趨勢，其必須具備在同一晶片(chip)上製造具有不同特性的電晶體。具體而言，是為在同一晶片上設定不同厚度的閘極氧化層，以提供具有不同操作電壓的電晶體。
為了提升組件的操作速度，往往將邏輯電路(logic circuit)與記憶體電路(memorycircuit)混合製作於同一晶片上，此種混合設定的組件稱為嵌入式半導體裝置(embedded semiconductordevice)。通常，邏輯電路需要較薄的閘極氧化層，並能於約1.8至2.5伏特左右的操作電壓下工作，以提高電晶體的切換速度(switchingspeed);而存儲單元區和其周邊電路區則需要較厚的閘極氧化層，並能於約3.0至5.0伏特左右的操作電壓下工作。
傳統在兩個不同區域分別製造兩種不同閘極氧化層厚度的方法，是先於矽基底上形成第一層閘極氧化層，之後藉由光阻層保護第一區域的閘極氧化層，並利用蝕刻法移除第二區域的閘極氧化層。將光阻層移除之後，進行第二次的閘極氧化層的製程，以於第二區域形成具有第二厚度的閘極氧化層，而此時位於第一區域的第一閘極氧化層的厚度亦會增加。因此，矽基底的第一區域具有第一厚度的第一閘極氧化層，第二區域具有第二厚度的第二閘極氧化層。
