超薄鐵電薄膜位錯生成機理研究

《超薄鐵電薄膜位錯生成機理研究》是依託哈爾濱工業大學，由劉向力擔任項目負責人的面上項目。

基本介紹

• 中文名：超薄鐵電薄膜位錯生成機理研究
• 依託單位：哈爾濱工業大學
• 項目類別：面上項目
• 項目負責人：劉向力

項目摘要

超薄納米尺度鐵電薄膜具有重量輕、抗輻照、功耗低、高介電和高存取速度等優點，是製作紅外探測及成像、超小電容及高密度存儲等微型器件的理想材料。目前薄膜的製作工藝大多使用沉積的方法完成，當薄膜達到一定厚度時，界面位錯的生成難以避免。對於鐵電薄膜特別是納米級鐵電薄膜而言，由於鐵電相變即自發極化的出現所引起的結構應變使得鐵電薄膜位錯生成機理變得較為複雜，目前還沒有得到系統的研究。因此，本項目根據經典的Landau-Devonshire方程，我們首次將鐵電薄膜唯象理論和位錯理論結合起來，建立理論模型，使其能夠有效地預測位錯生成的臨界厚度和位錯對薄膜性能的影響規律；並利用分子動力學模擬，計算不同條件下鐵電薄膜位錯生成的臨界厚度，研究位錯生成對鐵電薄膜性能影響的機理；最後用實驗數據檢驗理論模型和模擬計算的可靠性，為揭示超薄鐵電薄膜微觀結構的演化規律及性能變化的機理提供基礎。

結題摘要

在本項目研究經費支持下，指導博士研究生3名，碩士研究生4名。相關研究成果目前在SCI收錄的國際雜誌上發表及待發表5篇，已申請專利3個。 研究工作按照計畫進行，本研究根據經典的Landau-Devonshire方程，我們首次將鐵電薄膜唯象理論和位錯理論結合起來，建立了鐵電薄膜中位錯生成臨界厚度模型和界面位錯對鐵電薄膜相關性能影響的理論模型，使其能夠有效地預測位錯生成的臨界厚度和位錯對薄膜性能的影響規律。 利用分子動力學模擬，計算不同條件下鐵電薄膜位錯生成的臨界厚度，研究位錯生成對鐵電薄膜性能影響的機理，在此基礎上，我們建立其介電、居里-外斯關係隨界面位錯生成的解析表達式，相關研究工作結果正在整理中。 分析了鐵電薄膜界面位錯生成後力場的分布規律，並給出了C1和C2型位錯生成後鐵電薄膜的力場分布規律，為研究界面位錯對鐵電薄膜相關特性的影響打下了基礎；基於相場理論及分子動力學模擬對多界面位錯生成後鐵電薄膜極化的分布和不同介電常數下多界面位錯生成後鐵電薄膜極化的分布。 最後用實驗數據檢驗理論模型和模擬計算的可靠性，為揭示超薄鐵電薄膜微觀結構的演化規律及性能變化的機理提供基礎。通過熱力學、分子動力學初步探討了外延生長在襯底上鐵電薄膜的生成機制以及極化分布變化的規律，給出位錯點附近局部極化增強和減弱的區域；嘗試了通過實驗的方法測量界面位錯生成對鐵電薄膜平均極化的改變規律，初步總結鐵電薄膜相變溫度與界面位錯密度的關係；初步將實驗結果和理論結果進行比較，總結和發現內在的物理關係，相關研究成果也在進一步整理中，完成後將投送到SCI主要國際期刊。