計算機組成與設計（基於ARM架構）

《計算機組成與設計（基於ARM架構）》是由袁春風、陳微主編，高等教育出版社於2022年8月22日出版的教材。

基本介紹

• 中文名：計算機組成與設計（基於ARM架構）
• 作者：袁春風、陳微
• 出版時間：2022年8月22日
• 出版社：高等教育出版社
• 頁數：448 頁
• ISBN：9787040584530
• 定價：55.00 元
• 裝幀：平裝

內容簡介

本書主要介紹計算機組成與系統結構涉及的相關概念、理論和技術內容，以指令集架構ARMv8為模型機，著重介紹涉及整數和浮點數運算、指令集體系結構（ISA）、中央處理器、存儲器和I/O接口等方面的設計思路和具體結構。本書共分8章：第1章對計算機系統及其性能評價進行概述性介紹；第2~3章主要介紹數據的機器級表示、運算，以及運算部件的結構與設計；第4~5章介紹指令系統以及各種CPU設計技術；第6章主要介紹包含主存、cache和虛擬存儲器在內的存儲器分層體系結構；第7章介紹匯流排互連以及輸入/輸出系統；第8章介紹並行處理計算系統的基本硬體結構和並行程式設計編程模型。 本書內容詳盡，反映現實，概念清楚，通俗易懂，實例豐富，並提供大量典型習題以供讀者練習。本書可以作為計算機專業本科或大專院校學生計算機組成原理和計算機系統結構相關課程的教材，也可以作為有關專業研究生或計算機技術人員的參考書。

圖書目錄

第1章 計算機系統概述

1.1 計算機系統基本工作原理

1.1.1 一個簡單的C程式例子

1.1.2 馮·諾依曼結構計算機

1.1.3 程式和指令的執行過程

1.2 程式的開發與運行

1.2.1 程式設計語言和翻譯程式

1.2.2 從源程式到可執行目標檔案

1.2.3 執行檔的啟動和執行

1.3 計算機系統的層次結構

1.3.1 計算機系統抽象層的轉換

1.3.2 計算機系統的不同用戶

1.4 計算機系統性能評價

1.4.1 計算機性能的定義和測試

1.4.2 用指令執行速度進行性能評估

1.4.3 用基準程式進行性能評估

1.5 本章小結

習題

第2章 數據的類型及機器級表示

2.1 C語言程式中的變數和常量

2.1.1 C語言程式中的變數

2.1.2 C語言程式中的常量

2.2 數制和編碼

2.2.1 信息的二進制編碼

2.2.2 進位記數制

2.2.3 定點與浮點表示

2.2.4 定點數的編碼表示

2.3 整數的表示

2.3.1 無符號整數和帶符號整數的表示

2.3.2 C語言中的整數及其相互轉換

2.4 浮點數的表示

2.4.1 浮點數的表示範圍

2.4.2 浮點數的規格化

2.4.3 IEEE 754浮點數標準

2.4.4 C語言中的浮點數類型

2.5 非數值數據的編碼表示

2.5.1 邏輯值

2.5.2 西文字元

2.6 數據的寬度和排列存放

2.6.1 數據的寬度和單位

2.6.2 數據的存儲和排列順序

2.7 本章小結

習題

第3章 數據的運算及運算部件

3.1 高級語言和機器指令中的運算

3.1.1 C語言程式中的運算

3.1.2 ARMv8指令中涉及的運算

3.2 基本運算部件

3.2.1 全加器和加法器

3.2.2 帶標誌加法器

3.2.3 算術邏輯部件

3.3 定點運算及其運算部件

3.3.1 補碼加減運算

3.3.2 原碼加減運算

3.3.3 原碼乘法運算

3.3.4 補碼乘法運算

3.3.5 原碼除法運算

3.4 整數乘除運算

3.4.1 乘除運算溢出判斷

3.4.2 常量的乘除運算

3.5 浮點數運算部件

3.5.1 浮點數加減運算

3.5.2 浮點運算結果的精度和捨入

3.6 本章小結

習題

第4章 指令系統及程式的機器級表示

4.1 指令格式設計

4.1.1 指令地址碼的個數

4.1.2 指令格式設計原則

4.2 指令系統設計

4.2.1 指令系統設計的基本問題

4.2.2 運算元類型

4.2.3 定址方式

4.2.4 操作類型

4.2.5 操作碼編碼

4.2.6 標誌信息的生成與使用

4.2.7 指令系統設計風格

4.2.8 異常和中斷處理機制

*4.3 指令系統實例

4.3.1 MIPS指令系統

4.3.2 IA-32指令系統

4.4 ARMv8架構及程式的機器級表示

4.4.1 ARMv8指令系統及其彙編表示

4.4.2 ARMv8-A64基本指令集

4.4.3 選擇結構和循環結構的機器代碼表示

4.4.4 ARM過程調用約定

4.4.5 ARMv8程式的轉換、連結與載入

*4.4.6 ARMv8的異常和中斷機制

4.5 本章小結

習題

第5章 中央處理器設計

5.1 CPU概述

5.1.1 指令執行過程

5.1.2 CPU的基本功能和基本組成

5.1.3 數據通路的基本結構

5.2 單周期處理器設計

5.2.1 指令功能的描述

5.2.2 數據通路的設計

5.2.3 控制單元的設計

5.2.4 時鐘周期的確定

5.3 多周期處理器設計

5.3.1 多周期數據通路設計

*5.3.2 硬連線控制器設計

*5.3.3 微程式控制器設計

*5.3.4 帶異常處理的處理器設計

5.4 流水線處理器設計

5.4.1 流水線處理器概述

5.4.2 每條指令的流水段分析

5.4.3 流水線數據通路的設計

*5.4.4 流水線控制器的設計

5.5 流水線冒險及其處理

*5.5.1 結構冒險

*5.5.2 數據冒險

*5.5.3 控制冒險

5.6 高級流水線技術

*5.6.1 靜態多發射處理器

*5.6.2 動態多發射處理器

5.7 本章小結

習題

第6章 存儲器分層體系結構

6.1 存儲器概述

6.1.1 存儲器的分類

6.1.2 主存儲器的組成和基本操作

6.1.3 存儲器的層次化結構

6.2 半導體隨機存取存儲器

6.2.1 基本存儲元件

6.2.2 SRAM晶片和DRAM晶片

6.2.3 SDRAM晶片技術

6.2.4 記憶體條和記憶體條插槽

6.2.5 存儲器晶片的擴展

6.2.6 多模組存儲器

6.3 輔助存儲器

6.3.1 磁碟存儲器的結構

6.3.2 磁碟存儲器的性能指標

*6.3.3 閃速存儲器和隨身碟

*6.3.4 固態盤

6.4 存儲器的數據校驗

6.4.1 差錯校驗基本原理

6.4.2 奇偶校驗碼

*6.4.3 海明碼

*6.4.4 循環冗餘校驗碼

6.5 高速緩衝存儲器

6.5.1 程式訪問的局部性

6.5.2 cache的基本工作原理

6.5.3 cache行和主存塊之間的映射方式

6.5.4 cache中主存塊的替換算法

6.5.5 cache的一致性問題

*6.5.6 cache設計應考慮的問題

*6.5.7 cache缺失對總體性能的影響

*6.5.8 鯤鵬三級cache結構舉例

*6.5.9 cache和程式性能

6.6 虛擬存儲器

6.6.1 虛擬存儲器的基本概念

6.6.2 進程的虛擬地址空間

6.6.3 虛擬存儲器的實現

*6.6.4 存儲保護

6.7 本章小結

習題

第7章 系統互連及I/O子系統

7.1 常用外部設備

7.1.1 外設的分類和特點

*7.1.2 鍵盤

*7.1.3 印表機

*7.1.4 顯示器

7.2 外設與CPU和主存的互連

7.2.1 匯流排的基本概念

7.2.2 基於匯流排的互連結構

7.2.3 I/O接口的功能

7.2.4 I/O接口的通用結構

7.2.5 I/O連線埠及其編址

7.3 I/O數據傳送控制方式

7.3.1 程式直接控制I/O方式

7.3.2 中斷控制I/O方式

7.3.3 DMA方式

7.4 I/O子系統中的I/O軟體

7.4.1 I/O子系統層次結構

7.4.2 與設備無關的I/O軟體

7.4.3 設備驅動程式

7.4.4 中斷服務程式

7.5 本章小結

習題

第8章 並行處理系統

8.1 並行處理系統概述

8.1.1 並行處理的主要技術問題

8.1.2 並行處理系統的分類

8.2 多處理器系統

*8.2.1 UMA多處理器結構

*8.2.2 NUMA多處理器結構

*8.2.3 多處理器系統中的互連網路

8.2.4 多核處理器和硬體多執行緒技術

*8.2.5 共享存儲器的同步控制

8.3 多計算機系統

8.3.1 集群多計算機系統

*8.3.2 格線多計算機系統

8.4 向量處理和SIMD技術

*8.4.1 向量處理機及向量處理指令

8.4.2 SIMD指令集技術

*8.4.3 GPU架構

8.5 本章小結

習題

參考文獻