計算機組成與設計實驗教程（第3版）

《計算機組成與設計實驗教程（第3版）》是2017年3月清華大學出版社出版的圖書，作者是王、煒、曾光裕、李清寶、何紅旗。

基本介紹

• 中文名：計算機組成與設計實驗教程（第3版）
• 作者：王、煒、曾光裕、李清寶、何紅旗
• 出版社：清華大學出版社
• 出版時間：2017年3月
• 定價：39 元
• ISBN：9787302464235

內容簡介

本書以TEC8計算機硬體綜合實驗系統為實驗平台，全面介紹了計算機組成原理及數字邏輯實驗。全書共8章，第1章詳細介紹了TEC8計算機硬體綜合實驗系統；第2章和第3章介紹了計算機組成與結構部分的實驗，第2章給出6個基本實驗，第3章給出4個綜合設計實驗；第4章和第5章介紹了數字邏輯與數字系統的實驗，第4章給出10個基本實驗，其中的部分實驗同時可作為計算機組成的基本實驗，第5章給出4個綜合設計實驗，這些實驗同時可作為EDA技術的基本實驗；第6～8章主要介紹了EDA設計的相關基礎技術，第6章和第7章分別對VHDL和Verilog HDL進行簡單介紹，第8章介紹了Quartus Ⅱ的使用方法。

《計算機組成與設計實驗教程（第3版）》

本書可作為高等院校計算機科學與技術及相關專業的計算機組成原理及數字邏輯實驗課程的教材，也可供計算機硬體技術領域的設計人員自學參考。

圖書目錄

第1章TEC8計算機硬體綜合實驗系統/1

1.1TEC8實驗系統的用途1

1.2TEC8實驗系統技術特點1

1.3TEC8實驗系統組成2

1.4邏輯測試筆2

1.5TEC8實驗系統結構和操作3

1.5.1模型計算機時序信號3

1.5.2模型計算機組成3

1.6模型計算機指令系統6

1.7指示燈、按鈕、開關7

1.7.1指示燈7

1.7.2按鈕8

1.7.3開關8

1.8數字邏輯和數字系統實驗部分9

1.8.1基本實驗通用區9

1.8.2大型綜合設計實驗裝置9

1.9E2PROM中微代碼的修改10

第2章計算機組成原理基本實驗/16

2.1運算器組成實驗16

2.2雙連線埠存儲器實驗22

2.3數據通路實驗26

2.4微程式控制器實驗31

2.5CPU組成與機器指令的執行38

2.6中斷原理實驗42

第3章計算機組成原理課程綜合設計/46

3.1模型機硬連線控制器設計46

3.2模型機流水微程式控制器設計60

3.3模型機流水硬連線控制器設計63〖1〗計算機組成與設計實驗教程（第3版）[3]〖3〗3.4含有陣列乘法器的ALU設計73

第4章數字邏輯與數字系統基本實驗/82

4.1基本邏輯門邏輯實驗82

4.2TTL、HC和HCT器件的電壓傳輸特性實驗83

4.3三態門實驗86

4.4數據選擇器和解碼器實驗88

4.5全加器構成及測試實驗90

4.6組合邏輯中的冒險現象實驗92

4.7觸發器實驗93

4.8簡單時序電路實驗96

4.9計數器和數碼管實驗98

4.10四相時鐘分配器實驗104

第5章數字邏輯與數字系統綜合設計實驗/106

5.1簡易電子琴實驗106

5.2簡易頻率計實驗109

5.3簡易交通燈實驗114

5.4VGA接口設計117

第6章VHDL簡介/121

6.1VHDL程式的基本結構122

6.1.1實體說明122

6.1.2結構體說明123

6.1.3程式包126

6.1.4庫127

6.1.5配置128

6.2VHDL的客體及詞法單元129

6.2.1標識符129

6.2.2詞法單元131

6.2.3VHDL的數據類型132

6.2.4VHDL的對象134

6.2.5VHDL運算符138

6.3VHDL的基本描述語句139

6.3.1進程語句139

6.3.2並行語句142

6.3.3順序語句155

6.4屬性的描述與定義160

6.4.1數值類屬性160

6.4.2函式類屬性161

6.4.3帶屬性函式的信號163

6.5決斷函式與信號延遲164

6.5.1決斷信號與決斷函式165

6.5.2信號延遲165

第7章Verilog HDL基本語法/167

7.1簡單的Verilog HDL模組168

7.1.1簡單的Verilog HDL程式介紹168

7.1.2模組的結構169

7.1.3模組的連線埠定義170

7.1.4模組內容170

7.2數據類型及其常量、變數171

7.2.1常量172

7.2.2變數174

7.3運算符及表達式177

7.3.1基本的算術運算符178

7.3.2位運算符178

7.3.3邏輯運算符180

7.3.4關係運算符180

7.3.5等式運算符181

7.3.6移位運算符181

7.3.7位拼接運算符182

7.3.8縮減運算符182

7.3.9優先權別183

7.3.10關鍵字183

7.4賦值語句和塊語句184

7.4.1賦值語句184

7.4.2塊語句185

7.5條件語句188

7.5.1if\|else語句188

7.5.2case語句191

7.5.3由於使用條件語句不當產生意外的鎖存器194

7.6循環語句195

7.6.1forever語句196

7.6.2repeat語句196

7.6.3while語句196

7.6.4for語句197

7.7結構說明語句198

7.7.1initial語句199

7.7.2always語句199

7.7.3task和function說明語句200

7.8系統函式和任務205

7.8.1$display和$write任務205

7.8.2系統任務$monitor209

7.8.3時間度量系統函式$time209

7.8.4系統任務$finish211

7.8.5系統任務$stop211

7.8.6系統任務$readmemb和$readmemh211

7.8.7系統任務$random213

7.9編譯預處理214

7.9.1宏定義 `define214

7.9.2檔案包含處理 `include216

7.9.3時間尺度 `timescale218

7.9.4條件編譯命令 `ifdef、`else、`endif220

7.10小結221

第8章Quartus Ⅱ的使用方法/222

8.1Quartus Ⅱ介紹222

8.2Quartus Ⅱ安裝224

8.2.1Quartus Ⅱ安裝準備224

8.2.2Quartus Ⅱ軟體安裝224

8.3Quartus Ⅱ設計示例228

附錄A部分74系列晶片資料及實驗箱器件布局圖/246

圖索引

圖1.1TEC8模型計算機3個機器周期時序圖3

圖1.2TEC8模型計算機電路框圖4

圖1.3“找到新的硬體嚮導”對話框11

圖1.4初安裝完後串口狀態11

圖1.5連線埠屬性11

圖1.6連線埠設定11

圖1.7更改連線埠號12

圖1.8設定完成的串口12

圖1.9串口調試助手視窗13

圖1.10“我的電腦”快捷選單13

圖1.11“系統屬性”對話框13

圖1.12“設備管理器”視窗14

圖2.1機器周期與T1、T2、T3時序關係圖16

圖2.2運算器組成實驗電路圖17

圖2.3運算器組成實驗微程式流程圖21

圖2.4雙連線埠存儲器實驗電路圖23

圖2.5雙連線埠存儲器實驗微程式流程圖25

圖2.6數據通路實驗電路圖27

圖2.7數據通路實驗微程式流程圖30

圖2.8微指令格式32

圖2.9TEC8模型計算機微程式流程圖34

圖2.10TEC8模型計算機微程式控制器電路圖35

圖3.1硬連線控制器的機器周期參考流程圖49

圖3.24×4無符號陣列乘法器框圖75

圖4.1測試74LS00邏輯關係接線圖83

圖4.2測試74LS28邏輯關係接線圖83

圖4.3測試74LS86邏輯關係接線圖83

圖4.4測試非門74LS04傳輸特性接線圖85

圖4.5測試三態門高電平、低電平和高阻態接線圖87

圖4.6用74LS125構成匯流排接線圖88

圖4.7雙4選1數據選擇器74LS153功能實驗接線圖89

圖4.874LS139實驗接線圖90

圖4.9全加器實驗接線圖91

圖4.10信號和它3級反相後的信號進行與非實驗接線圖92

圖4.11信號和它5級反相後的信號進行與非實驗接線圖93

〖1〗計算機組成與設計實驗教程（第3版）圖索引[3]〖3〗圖4.12RS觸發器測試接線圖94

圖4.1374LS74參考測試圖194

圖4.1474LS74參考測試圖294

圖4.1574LS107測試圖195

圖4.1674LS107測試圖295

圖4.17雙D觸發器74LS74構成的二進制計數器96

圖4.18雙JK觸發器構成的二進制計數器參考接線圖97

圖4.19異步十進制計數器97

圖4.20TEC8實驗系統上數碼管的驅動99

圖4.21復位法構成的模7計數器參考接線圖1101

圖4.22復位法構成的模7計數器參考接線圖2101

圖4.23置位法模7計數器參考接線圖1102

圖4.24置位法模7計數器參考接線圖2102

圖4.25復位法模60計數器參考接線圖103

圖4.26置位法模60計數器接線圖103

圖4.27四相時鐘時序關係104

圖4.28四相時鐘分配器參考接線圖105

圖5.1喇叭及其驅動電路106

圖5.2交通燈實驗電路圖115

圖5.3HS和VS時序圖118

圖5.4VGA接口驅動電路119

圖6.1進程間通信140

圖6.2半加/減器邏輯結構圖144

圖6.3例628描述的對應邏輯結構153

圖6.4shift4的邏輯結構153

圖6.5建立時間與保持時間162

圖6.6例644描述的信號模型164

圖6.7例645描述的信號模型164

圖7.1Verilog程式模組與相應電路圖符號的關係169

圖7.2非阻塞賦值方式的設計結果185

圖7.3阻塞賦值方式的設計結果185

圖8.1開發的基本過程圖223

圖8.2釋放安裝檔案224

圖8.3Quartus Ⅱ 9.0 Setup界面225

圖8.4License Agreement界面225

圖8.5填寫個人信息226

圖8.6選擇安裝路徑226

圖8.7命名安裝資料夾227

圖8.8選擇安裝方式227

圖8.9安裝中228

圖8.10安裝完成228

圖8.11啟動Quartus Ⅱ軟體228

圖8.12Quartus Ⅱ軟體界面229

圖8.13啟動檔案嚮導229

圖8.14工程嚮導對話框230

圖8.15工程導航視窗230

圖8.16指定輸入文本231

圖8.17選擇目標器件231

圖8.18EDA工具設定232

圖8.19設定匯總232

圖8.20在工程中添加/刪除檔案233

圖8.21向工程添加已有檔案233

圖8.22新建檔案234

圖8.23新建Verilog HDL文本檔案234

圖8.24輸入Verilog設計源碼235

圖8.25保存修改235

圖8.26“另外儲存為”對話框235

圖8.27設定頂層實體236

圖8.28設計編譯236

圖8.29編譯通過237

圖8.30編譯未通過237

圖8.31新建波形仿真檔案238

圖8.32新建的.vwf波形仿真檔案238

圖8.33插入信號節點239

圖8.34Insert Node or Bus對話框239

圖8.35Node Finder對話框239

圖8.36完成信號設定240

圖8.37設定時鐘信號240

圖8.38設定時鐘信號參數240

圖8.39輸入信號設定完成241

圖8.40保存仿真設定檔案241

圖8.41啟動仿真器242

圖8.42完成仿真242

圖8.43查看仿真結果報告243

圖8.44啟動Pin Planner243

圖8.45Pin Planner配置244

圖8.46啟動Programmer244

圖8.47下載設定245

圖8.48下載完成245

圖A.174LS00內部邏輯連線246

圖A.274LS04內部邏輯連線246

圖A.374LS06內部邏輯連線246

圖A.474HC08內部邏輯連線247

圖A.574LS28內部邏輯連線247

圖A.674LS30內部邏輯連線247

圖A.774HC32內部邏輯連線248

圖A.874LS74內部邏輯連線248

圖A.974LS86內部邏輯連線248

圖A.1074107內部邏輯連線249

圖A.1174125內部邏輯連線249

圖A.1274139內部邏輯連線250

圖A.1374153內部邏輯連線250

圖A.1474162內部邏輯連線251

圖A.1574HC174內部邏輯連線252

圖A.1674240內部邏輯連線252

圖A.1774HC244內部邏輯連線253

圖A.1874HC273內部邏輯連線253

圖A.1974HC298內部邏輯連線254

圖A.2074HC374內部邏輯連線255

圖A.21HN58C65引腳封裝圖255

圖A.22IDT7132引腳封裝圖255

圖A.23TEC8計算機硬體綜合實驗系統器件布局圖256表索引

表1.1指示燈對應的信號狀態3

表1.2TEC8模型計算機指令系統6

表1.3TEC8模型計算機操作模式9

表2.174181正邏輯下的功能表18

表2.2實驗中用到的信號19

表2.3運算器實驗測試數據20

表2.4運算器組成實驗結果表22

表2.5實驗中用到的信號24

表2.6雙連線埠存儲器實驗結果25

表2.7數據通路實驗中涉及的信號28

表2.8數據通路實驗結果31

表2.9後繼微地址、判別欄位和其他微命令32

表2.10控制台模式開關和控制台操作的對應關係37

表2.11預習時要求完成的手工彙編39

表2.12單微指令方式下指令執行跟蹤結果41

表2.13主程式43

表2.14中斷服務程式44

表2.15中斷原理實驗結果45

表3.1新設計CPU的指令系統47

表3.2組合邏輯解碼表的一般格式48

表3.3作為硬連線控制器時的EPM7128S引腳規定50

表3.4微指令代碼表62

表3.5ALU運算功能74

表3.6電平開關、指示燈對應的EPM7128S引腳號75

表3.7乘法測試數據76

表4.174LS00邏輯關係測試表83

表4.274LS28邏輯關係測試表83

表4.374LS86邏輯關係測試表83

表4.474LS04、74HC04和74HCT04電壓傳輸特性測試數據85

表4.574LS125輸出的3個狀態高電平、低電平、高阻態實驗結果87

表4.6構成匯流排實驗結果88

表4.7雙4選1數據選擇器74LS153實驗結果表89

表4.874LS139實驗結果表90

表4.9全加器實驗結果表91

表4.10RS觸發器功能測試表94

表4.11D觸發器74LS74功能測試結果表95

表4.12JK觸發器74LS107功能測試表95

〖1〗計算機組成與設計實驗教程（第3版）表索引[3]〖3〗表4.1374LS47驅動規則100

表5.1C調的部分音符和對應頻率107

表5.2簡易電子琴實驗中的信號與EPM7128S CPLD引腳對應關係108

表5.3頻率計被測信號選擇110

表5.4簡易頻率計實驗中的信號與EPM7128S CPLD引腳對應關係111

表5.5交通燈實驗中的信號與EPM7128S CPLD引腳對應關係115

表5.6顏色編碼表118

表5.7VGA接口設計實驗的信號與EPM7128S CPLD引腳對應關係119

表6.1連線埠方向說明123

表6.2VHDL保留關鍵字130

表6.3VHDL標準數據類型132

表6.4類型轉換函式134

表6.5VHDL運算符及優先權138

表7.1wire型和tri型變數真值表175

表7.2模運算符%的運算規則178

表7.3位運算符178

表7.4取反運算符 ～ 運算規則179

表7.5按位與運算符&運算規則179

表7.6按位或運算符|運算規則179

表7.7按位異或運算符^運算規則179

表7.8按位同或運算符^～運算規則179

表7.9邏輯運算符180

表7.10邏輯運算規則表180

表7.11關係運算符180

表7.12等式運算符181

表7.13等式運算符運算規則181

表7.14運算符優先權183

表7.15case、casez、casex真值表193

表7.16循環語句195

表7.17常用的輸出格式206

表7.18常用的格式字元206

表7.19不同的參數值系統輸出的特徵信息211

表7.20時間單位219

表A.1Y=A & B真值表246

表A.2Y=真值表246

表A.3Y=A & B真值表247

表A.4Y=A # B真值表247

表A.5Y=A&B&C&D&E&F&G&H真值表247

表A.6Y=A # B真值表247

表A.774LS74真值表248

表A.8Y=A⊕B真值表248

表A.974107真值表248

表A.1074125真值表249

表A.1174139真值表249

表A.1274153真值表250

表A.1374HC174真值表251

表A.1474240真值表252

表A.1574HC244真值表252

表A.1674HC273真值表253

表A.1774HC298真值表254

表A.1874HC374真值表254