跨越計算機系統設計與片上系統結構的力作，全新的針對計算機系統設計尤其是偏上系統的面向硬體的解決方案。
基本介紹
- 書名：計算機系統設計：片上系統
- 作者：（美）麥可 J.弗林（Michael J.Flynn）
- 譯者：張志敏
- ISBN：978-7-111-49813-1
- 頁數：278
- 定價：78.00
- 出版社：機械工業出版社
- 出版時間：2015-06
- 裝幀：平裝
- 開本：16
- 叢書名：國際信息工程先進技術譯叢
內容簡介,目錄,
內容簡介
本書由計算機工程領域資深學者編著，涵蓋了計算機系統/SoC設計的許多重要研究內容，著眼於以系統為中心的設計空間理念，從基本概念和分析技術著手，對各種套用和架構設計、開發予以重點闡述。書中除了講解計算機體系結構中處理器、記憶體、互聯等要素外，重點介紹了系統的定製化設計技術與可重構性設計技術，更關注系統級開發時關於面積、速度、功耗和可配置性等權衡技術發展，並指出計算機系統/SoC設計面臨的挑戰。
本書不僅可供計算機系統設計專業人員、SoC設計師及計算機學者閱讀，也可作為計算機科學、計算機工程及電子工程等專業研究生的參考書。
目錄
譯者序
原書前言
縮略語
第1章系統方法簡介
1.1系統架構：概覽
1.2系統組件：處理器、存儲器及互聯
1.3硬體和軟體：可程式性與性能
1.4處理器架構
1.4.1處理器：功能的觀點
1.4.2處理器：架構的觀點
1.5記憶體與定址
1.5.1SoC記憶體實例
1.5.2定址：記憶體架構
1.5.3SoC作業系統記憶體
1.6系統級互聯
1.6.1基於匯流排方法
1.6.2片上網路方法
1.7SoC設計方法
1.7.1需求與規範
1.7.2設計疊代
1.8系統架構及其複雜性
1.9SoC產品經濟及影響
1.9.1影響產品成本的因素
1.9.2給產品經濟和技術複雜性建模：SoC課程
1.10應對設計複雜性
1.10.1購買IP
1.10.2重構
1.11總結
1.12習題
第2章晶片基礎：時間、面積、功耗、可靠性和可配置性
2.1引言
2.1.1設計的權衡
2.1.2需求和規格
2.2周期
2.2.1周期的定義
2.2.2流水線最佳化
2.2.3性能
2.3晶片面積和成本
2.3.1處理器面積
2.3.2處理器單元
2.4理想和實用尺寸
2.5功耗
2.6在處理器設計中面積時間功耗的權衡
2.6.1工作站處理器
2.6.2嵌入式處理器
2.7可靠性
2.7.1解決物理錯誤
2.7.2錯誤檢測和糾正
2.7.3解決製造缺陷問題
2.7.4存儲和功能擦除
2.8可配置性
2.8.1為什麼要可配置性設計
2.8.2可配置器件的面積估計
2.9總結
2.10習題
第3章處理器
3.1引言
3.2SoC處理器的選擇
3.2.1概述
3.2.2實例：軟處理器
3.2.3實例：處理器核選擇
3.3處理器體系結構中的基本概念
3.3.1指令集
3.3.2一些指令集習慣
3.3.3分支
3.3.4中斷和異常
3.4處理器微體系結構的基本概念
3.5指令處理的基本元素
3.5.1指令解碼器和互鎖
3.5.2旁路
3.5.3執行單元
3.6緩衝：讓流水線延遲最小化
3.6.1平均請求率緩衝
3.6.2固定或最大請求率的緩衝設計
3.7分支：減少分支的開銷
3.7.1分支目標獲取：分支目標緩衝
3.7.2分支預測
3.8更健壯的處理器：矢量、超長指令字和超標量體系結構
3.9矢量處理器和矢量指令擴展
3.9.1矢量功能部件
3.10超長指令字處理器
3.11超標量處理器
3.11.1數據相關
3.11.2檢測指令並行
3.11.3一個簡單的實現
3.11.4亂序指令的狀態保存
3.12處理器的演變和兩個實例
3.12.1軟核和固核處理器設計：IP形式的處理器
3.12.2高性能定製處理器
3.13總結
3.14習題
第4章片上系統和基於主機板系統的存儲設計
4.1引言
4.2概況
4.2.1SoC外部存儲：快閃記憶體
4.2.2SoC內部存儲器：放置點
4.2.3存儲器大小
4.3暫存器和快取
4.4基礎概念
4.5快取組織形式
4.6快取數據
4.7寫策略
4.8失效替換策略
4.8.1讀取一行
4.8.2行替換
4.8.3快取環境：系統、事務和多道程式的影響
4.9其他類型的快取
4.10分離的指令快取和數據快取及代碼密度的影響
4.11多級快取
4.11.1快取陣列大小的限制
4.11.2評估多級快取
4.11.3邏輯包含
4.12虛實轉換
4.13片上存儲系統
4.14片外（基於主機板）存儲系統
4.15簡單DRAM和存儲陣列
4.15.1SDRAM和DDR SDRAM
4.15.2存儲緩衝器
4.16處理器存儲器互動簡單模型
4.16.1簡單多處理器和存儲器模型
4.16.2StreckerRavi 模型
4.16.3交叉快取
4.17總結
4.18習題
第5章互聯
5.1引言
5.2概述：互聯結構
5.3匯流排：基本結構
5.3.1仲裁和協定
5.3.2匯流排橋
5.3.3物理匯流排結構
5.3.4匯流排多樣性
5.4SoC匯流排標準
5.4.1AMBA匯流排
5.4.2CoreConnect匯流排
5.4.3匯流排接口單元：匯流排套接字和匯流排封裝
5.5匯流排模型分析
5.5.1競爭和共享匯流排
5.5.2簡單的匯流排模型：沒有重新提交
5.5.3重新提交的匯流排模型
5.5.4使用匯流排模型：計算給定的占有率
5.5.5匯流排事務的影響和競爭時間
5.6超越匯流排：擁有交換互聯的NoC
5.6.1靜態網路
5.6.2動態網路
5.7一些NoC交換的例子
5.7.1直接網路的一個二維格線的實例
5.7.2同步SoC的異步交叉互聯（動態網路）
5.7.3阻塞與不阻塞比較
5.8分層結構和網路接口單元
5.8.1NoC的分層結構
5.8.2NoC和NIU的實例
5.8.3匯流排與NoC比較
5.9網際網路評估
5.9.1靜態網路與動態網路比較
5.9.2網路比較：實例
5.10總結
5.11習題
第6章定製與可配置性
6.1引言
6.2估算定製的有效性
6.3SoC定製綜述
6.4定製指令處理器
6.4.1處理器定製方法
6.4.2架構描述
6.4.3自動識別定製指令
6.5重構技術
6.5.1可重構的功能單元
6.5.2重構互聯
6.5.3軟體可配置處理器
6.6可重構設備上的映射設計
6.7特定實例設計
6.8可定製軟體處理器的一個實例
6.9重構
6.9.1重構的開銷分析
6.9.2平衡分析：重構的並行性
6.10總結
6.11習題
第7章套用研究
7.1引言
7.2SoC設計方法
7.3套用研究：AES
7.3.1AES：算法及需求
7.3.2AES：設計和評估
7.4套用研究：三維圖形處理器
7.4.1分析：處理
7.4.2分析：互聯
7.4.3原型技術
7.5套用研究：圖像壓縮
7.5.1JPEG壓縮
7.5.2實例：數字靜態相機中的JPEG系統
7.6套用研究：視頻壓縮
7.6.1MPEG和H.26X視頻壓縮：需求
7.6.2H.264加速：設計
7.7未來的套用研究
7.7.1MP3音頻解碼
7.7.2IEEE 802.16軟體定義無線電
7.8總結
7.9習題
第8章展望：未來的挑戰
8.1引言
8.2未來的系統：全自治片上系統
8.2.1概述
8.2.2技術
8.2.3功耗
8.2.4全自治片上系統的外形
8.2.5計算機模型和存儲
8.2.6RF和雷射通信
8.2.7感測
8.2.8動力、飛行及果蠅
8.3未來的設計流程：自我最佳化和自我驗證
8.3.1動機
8.3.2概述
8.3.3部署前
8.3.4部署後
8.3.5規劃和挑戰
8.4總結
附錄處理器評估工具
參考文獻
原書前言
縮略語
第1章系統方法簡介
1.1系統架構：概覽
1.2系統組件：處理器、存儲器及互聯
1.3硬體和軟體：可程式性與性能
1.4處理器架構
1.4.1處理器：功能的觀點
1.4.2處理器：架構的觀點
1.5記憶體與定址
1.5.1SoC記憶體實例
1.5.2定址：記憶體架構
1.5.3SoC作業系統記憶體
1.6系統級互聯
1.6.1基於匯流排方法
1.6.2片上網路方法
1.7SoC設計方法
1.7.1需求與規範
1.7.2設計疊代
1.8系統架構及其複雜性
1.9SoC產品經濟及影響
1.9.1影響產品成本的因素
1.9.2給產品經濟和技術複雜性建模：SoC課程
1.10應對設計複雜性
1.10.1購買IP
1.10.2重構
1.11總結
1.12習題
第2章晶片基礎：時間、面積、功耗、可靠性和可配置性
2.1引言
2.1.1設計的權衡
2.1.2需求和規格
2.2周期
2.2.1周期的定義
2.2.2流水線最佳化
2.2.3性能
2.3晶片面積和成本
2.3.1處理器面積
2.3.2處理器單元
2.4理想和實用尺寸
2.5功耗
2.6在處理器設計中面積時間功耗的權衡
2.6.1工作站處理器
2.6.2嵌入式處理器
2.7可靠性
2.7.1解決物理錯誤
2.7.2錯誤檢測和糾正
2.7.3解決製造缺陷問題
2.7.4存儲和功能擦除
2.8可配置性
2.8.1為什麼要可配置性設計
2.8.2可配置器件的面積估計
2.9總結
2.10習題
第3章處理器
3.1引言
3.2SoC處理器的選擇
3.2.1概述
3.2.2實例：軟處理器
3.2.3實例：處理器核選擇
3.3處理器體系結構中的基本概念
3.3.1指令集
3.3.2一些指令集習慣
3.3.3分支
3.3.4中斷和異常
3.4處理器微體系結構的基本概念
3.5指令處理的基本元素
3.5.1指令解碼器和互鎖
3.5.2旁路
3.5.3執行單元
3.6緩衝：讓流水線延遲最小化
3.6.1平均請求率緩衝
3.6.2固定或最大請求率的緩衝設計
3.7分支：減少分支的開銷
3.7.1分支目標獲取：分支目標緩衝
3.7.2分支預測
3.8更健壯的處理器：矢量、超長指令字和超標量體系結構
3.9矢量處理器和矢量指令擴展
3.9.1矢量功能部件
3.10超長指令字處理器
3.11超標量處理器
3.11.1數據相關
3.11.2檢測指令並行
3.11.3一個簡單的實現
3.11.4亂序指令的狀態保存
3.12處理器的演變和兩個實例
3.12.1軟核和固核處理器設計：IP形式的處理器
3.12.2高性能定製處理器
3.13總結
3.14習題
第4章片上系統和基於主機板系統的存儲設計
4.1引言
4.2概況
4.2.1SoC外部存儲：快閃記憶體
4.2.2SoC內部存儲器：放置點
4.2.3存儲器大小
4.3暫存器和快取
4.4基礎概念
4.5快取組織形式
4.6快取數據
4.7寫策略
4.8失效替換策略
4.8.1讀取一行
4.8.2行替換
4.8.3快取環境：系統、事務和多道程式的影響
4.9其他類型的快取
4.10分離的指令快取和數據快取及代碼密度的影響
4.11多級快取
4.11.1快取陣列大小的限制
4.11.2評估多級快取
4.11.3邏輯包含
4.12虛實轉換
4.13片上存儲系統
4.14片外（基於主機板）存儲系統
4.15簡單DRAM和存儲陣列
4.15.1SDRAM和DDR SDRAM
4.15.2存儲緩衝器
4.16處理器存儲器互動簡單模型
4.16.1簡單多處理器和存儲器模型
4.16.2StreckerRavi 模型
4.16.3交叉快取
4.17總結
4.18習題
第5章互聯
5.1引言
5.2概述：互聯結構
5.3匯流排：基本結構
5.3.1仲裁和協定
5.3.2匯流排橋
5.3.3物理匯流排結構
5.3.4匯流排多樣性
5.4SoC匯流排標準
5.4.1AMBA匯流排
5.4.2CoreConnect匯流排
5.4.3匯流排接口單元：匯流排套接字和匯流排封裝
5.5匯流排模型分析
5.5.1競爭和共享匯流排
5.5.2簡單的匯流排模型：沒有重新提交
5.5.3重新提交的匯流排模型
5.5.4使用匯流排模型：計算給定的占有率
5.5.5匯流排事務的影響和競爭時間
5.6超越匯流排：擁有交換互聯的NoC
5.6.1靜態網路
5.6.2動態網路
5.7一些NoC交換的例子
5.7.1直接網路的一個二維格線的實例
5.7.2同步SoC的異步交叉互聯（動態網路）
5.7.3阻塞與不阻塞比較
5.8分層結構和網路接口單元
5.8.1NoC的分層結構
5.8.2NoC和NIU的實例
5.8.3匯流排與NoC比較
5.9網際網路評估
5.9.1靜態網路與動態網路比較
5.9.2網路比較：實例
5.10總結
5.11習題
第6章定製與可配置性
6.1引言
6.2估算定製的有效性
6.3SoC定製綜述
6.4定製指令處理器
6.4.1處理器定製方法
6.4.2架構描述
6.4.3自動識別定製指令
6.5重構技術
6.5.1可重構的功能單元
6.5.2重構互聯
6.5.3軟體可配置處理器
6.6可重構設備上的映射設計
6.7特定實例設計
6.8可定製軟體處理器的一個實例
6.9重構
6.9.1重構的開銷分析
6.9.2平衡分析：重構的並行性
6.10總結
6.11習題
第7章套用研究
7.1引言
7.2SoC設計方法
7.3套用研究：AES
7.3.1AES：算法及需求
7.3.2AES：設計和評估
7.4套用研究：三維圖形處理器
7.4.1分析：處理
7.4.2分析：互聯
7.4.3原型技術
7.5套用研究：圖像壓縮
7.5.1JPEG壓縮
7.5.2實例：數字靜態相機中的JPEG系統
7.6套用研究：視頻壓縮
7.6.1MPEG和H.26X視頻壓縮：需求
7.6.2H.264加速：設計
7.7未來的套用研究
7.7.1MP3音頻解碼
7.7.2IEEE 802.16軟體定義無線電
7.8總結
7.9習題
第8章展望：未來的挑戰
8.1引言
8.2未來的系統：全自治片上系統
8.2.1概述
8.2.2技術
8.2.3功耗
8.2.4全自治片上系統的外形
8.2.5計算機模型和存儲
8.2.6RF和雷射通信
8.2.7感測
8.2.8動力、飛行及果蠅
8.3未來的設計流程：自我最佳化和自我驗證
8.3.1動機
8.3.2概述
8.3.3部署前
8.3.4部署後
8.3.5規劃和挑戰
8.4總結
附錄處理器評估工具
參考文獻
